| 摘要 |
<p>데이터 입력/출력 라인 (,) 쌍을 구비한 반도체 메모리 장치에서, 데이터 증폭 회로 (11, 12) 는 데이터 입력/출력 라인들에서의 전압을 증폭하고, 데이터 유지 회로 (17, 18) 는 상기 데이터 증폭 회로의 출력 신호들 (,) 을 유지한다. 데이터 결정 회로 (19) 는, 상기 데이터 유지 회로가 상기 데이터 증폭 회로의 출력 신호들을 유지한 후에 데이터 결정 신호 (S) 를 생성하고, 이 데이터 결정 신호를 상기 데이터 증폭 회로에 전송하여, 상기 데이터 증폭 회로의 동작을 일시 정지시킨다.</p> |
