| 摘要 |
<p>본 발명은 풀업 및 풀다운 노드에 걸리는 부하량을 줄임으로서 면적의 감소와 동작속도의 증가 및 연속적으로 출력하는 데이터량의 변화에도 데이터스트로브신호의 출력 타이밍이 변하지 않는 DDR(Double Data Rate) SynchronousDRAM을 제공하고자 하는 것으로, 이를 위한 본 발명은 제1제어신호와 풀업신호 및 풀다운신호에 응답하여 데이터스트로브신호를 출력하는 출력구동부와, 제2제어신호에 응답하여 상기 데이터스트로브신호의 프리앰블 상태를 제어하기 위한 프리앰블제어부 및 파이프카운트신호에 제어 받아 상기 풀업신호 및 상기 풀다운신호를 생성하여 출력하는 풀업및풀다운신호생성부를 포함하는 DDR SDRAM의 데이터스트로브신호발생장치에 있어서, 상기 풀업및풀다운신호생성부는, 이전의 풀업신호 및 풀다운신호를 피드백받고 각각 해당 파이프카운트신호에 동기되어 상기 풀업신호 및 상기 풀다운신호를 연속적으로 토글링시키는 다수의 풀업및풀다운신호구동부; 및 상기 다수의 풀업및풀다운신호구동부로 상기 이전의 풀업신호 및 풀다운신호를 버퍼링하여 피드백시키는 버퍼링수단을 포함하여, 상기 다수의 풀업및풀다운신호구동부는 각각 상기 버퍼링수단에 의해 공통으로 상기 이전의 풀업신호 및 이전의 풀다운신호를 피드백받는 것을 특징으로 한다.</p> |
