| 主权项 |
1.一种制造低接脚数半导体晶片封装构造之方法,其包含下列步骤:提供一承载片,其一表面设有一金属层;形成一光阻层于该承载片之金属层上;对该光阻层进行光成像(photoimaging)以及显影以裸露出该金属层之预先设定部分;形成一金属覆盖层于该金属层之裸露部分;去除该光阻层;蚀刻该金属层裸露于金属覆盖层之部分,藉以形成具有凹入剖面之复数个连接垫;固定一半导体晶片于该承载片上;电性连接该半导体晶片至该复数个连接垫;形成一封胶体覆盖于该半导体晶片以及连接垫之上;移除该承载片;及形成一金属薄镀层于该复数个连接垫之下表面。2.依申请专利范围第1项之制造低接脚数半导体晶片封装构造之方法,其中该承载片之金属层之厚度至少2密尔(mil)。3.依申请专利范围第1项之制造低接脚数半导体晶片封装构造之方法,其中该金属薄镀层系包含一层镍覆盖于该复数个连接垫之下表面以及一层金或钯覆盖于该镍层。4.依申请专利范围第1项之制造低接脚数半导体晶片封装构造之方法,其中该承载片系为一具有矽树脂(silicones)胶层之聚醯亚胺(polyimide)胶带。5.依申请专利范围第1项之制造低接脚数半导体晶片封装构造之方法,其中该承载片系为一具有矽树脂(silicones)胶层之聚酯(polyester)胶带。6.依申请专利范围第1项之制造低接脚数半导体晶片封装构造之方法,其中该金属覆盖层系包含一层镍覆盖于该金属层之裸露部分以及一层金或钯覆盖于该镍层。7.一种低接脚数半导体晶片封装构造,其系包含:一半导体晶片;复数个连接垫设于该半导体晶片之周边,其中该复数个连接垫具有凹入之剖面;一金属覆盖层形成于该复数个连接垫之上表面;该半导体晶片具有复数个晶片焊垫电性连接至该复数个连接垫;一封胶体覆盖于该半导体晶片以及连接垫之上使得该连接垫之下表面裸露于该封胶体;及一金属薄镀层设于该复数个连接垫之下表面。8.依申请专利范围第7项之低接脚数半导体晶片封装构造,其中该金属薄镀层系包含一层镍覆盖于该复数备连接垫之下表面以及一层金或钯覆盖于该镍层。9.依申请专利范围第7项之低接脚数半导体晶片封装构造,其中该金属覆盖层系包含一层镍覆盖于该复数个连接垫之上表面,以及一层金或钯覆盖于该镍层。10.一种制造低接脚数半导体晶片封装构造之方法,其包含下列步骤:提供一承载片,其一表面设有一金属层;形成一光阻层于该承载片之金属层上;对该光阻层进行光成像以及显影以裸露出该金属层之预先设定部分;形成一金属覆盖层于该金属层之裸露部分;去除该光阻层;蚀刻该金属层裸露于金属覆盖层之部分,藉以形成具有凹入剖面之晶片承座以及复数个连接垫;固定一半导体晶片于该晶片承座上;电性连接该半导体晶片至该复数个连接垫;形成一封胶体覆盖于该半导体晶片以及连接垫之上;移除该承载片;及形成一金属薄镀层于该晶片承座以及复数个连接垫之下表面。11.依申请专利范围第10项之制造低接脚数半导体晶片封装构造之方法,其中该承载片之金属层之厚度至少2密尔(mil)。12.依申请专利范围第10项之制造低接脚数半导体晶片封装构造之方法,其中该金属薄镀层系包含一层镍覆盖于该晶片承座以及复数个连接垫之下表面以及一层金或钯覆盖于该镍层。13.依申请专利范围第10项之制造低接脚数半导体晶片封装构造之方法,其中该承载片系为一具有矽树脂(silicones)胶层之聚醯亚胺(polyimide)胶带。14.依申请专利范围第10项之制造低接脚数半导体晶片封装构造之方法,其中该承载片系为一具有矽树脂(silicones)胶层之聚酯(polyester)胶带。15.依申请专利范围第10项之制造低接脚数半导体晶片封装构造之方法,其中该金属覆盖层系包含一层镍覆盖于该金属层之裸露部分以及一层金或钯覆盖于该镍层。16.一种低接脚数半导体晶片封装构造,其系包含:一晶片承座以及复数个连接垫设于该晶片承座之周边,其中该晶片承座以及复数个连接垫具有凹入之剖面;一半导体晶片设于该晶片承座;一金属覆盖层形成于该晶片承座以及复数个连接垫之上表面;该半导体晶片具有复数个晶片焊垫电性连接至该复数个连接垫;一封胶体覆盖于该半导体晶片以及连接垫之上使得该晶片承座以及连接垫之下表面裸露于该封胶体;及一金属薄镀层设于该晶片承座以及复数个连接垫之下表面。17.依申请专利范围第16项之低接脚数半导体晶片封装构造,其中该金属薄镀层系包含一层镍覆盖于该晶片承座以及复数个连接垫之下表面以及一层金或钯覆盖于该镍层。18.依申请专利范围第16项之低接脚数半导体晶片封装构造,其中该金属覆盖层系包含一层镍覆盖于该晶片承座以及复数个连接垫之上表面,以及一层金或钯覆盖于该镍层。图式简单说明:第一图:根据中国台湾公告第348306号专利「具树脂封装体之元件及其制造方法」一较佳实施例之低接脚数半导体晶片封装构造之剖面图;第二图:第一图之半导体晶片封装构造之制造方法中分隔步骤之剖面图;第三图:根据本发明第一较佳实施例之一低接脚数半导体晶片封装构造之剖面图;第四图至第十图:其揭示一种制造根据本发明第一较佳实施例之低接脚数半导体晶片封装构造之方法;第十一图:根据本发明第二较佳实施例之一低接脚数半导体晶片封装构造之剖面图;及第十二图至第十五图:其揭示一种制造根据本发明第二较佳实施例之低接脚数半导体晶片封装构造之方法。 |
