快闪参考记忆胞的制造方法

摘要

一种快闪参考记忆胞的制造方法。形成浮置井区于半导体基底中，形成第一介电层覆盖于半导体基底上，形成已定义之浮置闸于对应浮置井区之第一介电层上，形成第二介电层覆盖于半导体基底上，定义第二介电层以形成接触窗并暴露出部分浮置闸，进行重离子植入制程，于暴露出之浮置闸中植入离子，形成第三介电层覆盖于半导体基底上并填满接触窗。本发明系在半导体基底中形成有一浮置井区，以做为隔离浮置闸与半导体基底之隔离层之用，有效避免后续制程可能造成之接触窗过度蚀刻及/或浮置闸对准错误的问题，并透过重离子植入制程来增加部分浮置闸之掺杂量，以降低浮置闸接触窗的阻值,有效改善快闪参考记忆胞之RC延迟，进而可提升元件的操作速度。

主权项

1.一种快闪参考记忆胞的制造方法,包括:形成一浮置井区于一半导体基底中;形成一第一介电层覆盖于该半导体基底上;形成一已定义之浮置闸于对应该浮置井区之该第一介电层上;以及形成一第二介电层覆盖于该半导体基底上。2.如申请专利范围第1项所述之快闪参考记忆胞的制造方法,其中形成该第一介电层的方法包括热氧化法。3.如申请专利范围第1项所述之快闪参考记忆胞的制造方法,其中该第一介电层包括穿隧氧化层。4.如申请专利范围第1项所述之快闪参考记忆胞的制造方法,其中该第一介电层包括场氧化层。5.如申请专利范围第1项所述之快闪参考记忆胞的制造方法,其中形成该浮置闸的方法包括低压化学气相沉积法。6.如申请专利范围第1项所述之快闪参考记忆胞的制造方法,其中形成该第二介电层的方法包括化学气相沉积法。7.如申请专利范围第1项所述之快闪参考记忆胞的制造方法,其中该第二介电层包括O-N-O层。8.一种快闪参考记忆胞的制造方法,包括:形成一浮置井区于一半导体基底中;形成一第一介电层覆盖于该半导体基底上;形成一已定义之浮置闸于对应该浮置井区之该第一介电层上;形成一第二介电层覆盖于该半导体基底上;定义该第二介电层以形成一接触窗,并暴露出部分该浮置闸;进行一重离子植入制程,于暴露出之该浮置闸中植入一离子,以增加其掺杂量;以及形成一第三介电层覆盖于该半导体基底上,并填满该接触窗。9.如申请专利范围第8项所述之快闪参考记忆胞的制造方法,其中形成该第一介电层的方法包括热氧化法。10.如申请专利范围第8项所述之快闪参考记忆胞的制造方法,其中该第一介电层包括穿隧氧化层。11.如申请专利范围第8项所述之快闪参考记忆胞的制造方法,其中该第一介电层包括场氧化层。12.如申请专利范围第8项所述之快闪参考记忆胞的制造方法,其中形成该浮置闸的方法包括低压化学气相沉积法。13.如申请专利范围第8项所述之快闪参考记忆胞的制造方法,其中形成该第二介电层的方法包括化学气相沉积法。14.如申请专利范围第8项所述之快闪参考记忆胞的制造方法,其中该第二介电层包括O-N-O层。15.如申请专利范围第8项所述之快闪参考记忆胞的制造方法,其中定义该第二介电层以形成该接触窗的方法包括微影蚀刻制程。16.如申请专利范围第8项所述之快闪参考记忆胞的制造方法,其中该离子浓度低于2.5E14cm2。17.如申请专利范围第8项所述之快闪参考记忆胞的制造方法,其中该离子包括磷离子与砷离子其中之一。图式简单说明:第一图绘示的是传统快闪参考记忆胞的结构剖面图;第二图绘示的是第一图之传统快闪参考记忆胞于形成接触窗时造成过度蚀刻的结构剖面图;以及第三图A-第三图B绘示的是依照本发明一较佳实施例的一种快闪参考记忆胞的制造流程剖面图。