| 主权项 |
1.一种快闪记忆胞之制造方法,包括:提供一基底,在该基底具有一行方向及一列方向;在该基底上形成平行该行方向之一闸极层,该闸极层至少包括一隧穿氧化层、一第一导体层和一第一罩幕层;以该闸极层为罩幕,进行一第一掺杂步骤,以在该基底中形成一第一掺杂区;形成已图案化之一第二罩幕层于该基底上,该第二罩幕层平行该列方向;在未被该闸极层和该第二罩幕层遮盖之部份该基底中形成一浅沟渠隔离结构,其中定义在该闸极层下方之该基底为行主动区,在该第二罩幕层之下方之该基底为列主动区;去除该第一罩幕层和该第二罩幕层;形成一介电膜层于该基底整面上;形成一第二导体层于该介电膜层上;图案化该第二体层、该介电膜层和该闸极层,以使该第二导体层形成平行该列方向之一控制闸层,且使该闸极层形成一浮置闸层;以及进行一第二掺杂步骤,在该基底中形成一第二掺杂区。2.如申请专利范围第1项所述之快闪记忆胞之制造方法,其中该第一罩幕层和该第二罩幕层之材质包括氮化矽。3.如申请专利范围第1项所述之快闪记忆胞之制造方法,其中该第一导体层和该第二导体层之材质包括多晶矽。4.如申请专利范围第1项所述之快闪记忆胞之制造方法,该闸极层之结构更包括在该第一罩幕层上具一第一氧化层。5.如申请专利范围第1项所述之快闪记忆胞之制造方法,其中更包括:在形成该闸极层后,且进行该第一掺杂步骤前,在该基底上形成与该基底共形之一第二氧化层;以及在依附于该闸极层侧壁之该第二氧化层外侧形成一间隙壁。6.如申请专利范围第5项所述之快闪记忆胞之制造方法,其中该间隙壁之材质包括氮化矽。7.如申请专利范围第5项所述之快闪记忆胞之制造方法,其中更包括在进行该第一掺杂步骤后,且该第二罩幕层形成前,去除该间隙壁。8.如申请专利范围第1项所述之快闪记忆胞之制造方法,其中该控制闸层之一部份覆盖部份该列主动区。9.如申请专利范围第1项所述之快闪记忆胞之制造方法,其中该第一掺杂步骤和第二掺杂步骤包括离子植入法。10.如申请专利范围第1项所述之快闪记忆胞之制造方法,其中去除该第一罩幕层和该第二罩幕层之方法包括湿式蚀刻法。11.如申请专利范围第1项所述之快闪记忆胞之制造方法,其中形成该浅沟渠隔离结构之方法包括:闸极层以该闸极层和该第二罩幕层为罩幕进行非等向性蚀刻,以在该基底中形成一沟渠;在该基底暴露于该沟渠中之表面上形成一衬氧化层;形成一第三氧化层覆盖于该基底整个表面,且填满该沟渠;以及去除该沟渠以外之该第三氧化层,以在该沟渠中形成该浅沟渠隔离结构。12.一种快闪记忆体之制造方法,包括:提供一基底;在该基底上依序形成一隧穿氧化层、一第一导体层、第一罩幕层和一第一氧化层;定义该第一导体层、该第一罩幕层和该第一氧化层,以形成一闸极层;进行一第一掺离步骤,以在该基底中形成一第一掺杂区;形成已图案化之一第二罩幕层于基底上,其中该第二罩幕层与该闸极层相互垂直;在未被该闸极层和该第二罩幕层遮盖之该基底中形成一浅沟渠隔离结构,其中定义在该闸极层下方之该基底为行主动区,在该第二罩幕层之下方之该基底为列主动区;去除该第一罩幕层和该第二罩幕层;形成一介电膜层于该基底整面上;形成一第二导体层于该介电膜层上;定义该第二导体层、该介电膜层和该闸极层,以使该第二导体层形成一控制闸层,且该闸极层形成一浮置闸层,其中该控制闸层与该列主动区部份重叠;以及进行一第二掺杂步骤,以在该基底中形成一第二掺杂区。13.如申请专利范围第12项所述之快闪记忆体之制造方法,其中该第一罩幕层和该第二罩幕层之材质包括氮化矽。14.如申请专利范围第12项所述之快闪记忆体之制造方法,其中该第一导体层和该第二导体层之材质包括多晶矽。15.如申请专利范围第12项所述之快闪记忆体之制造方法,其中更包括在形成该闸极层后,且进行该第一掺杂步骤前,在该基底上形成与该基底共形之一第二氧化层;以及在依附于该闸极层侧壁之该第二氧化层外侧形成一间隙壁。16.如申请专利范围第15项所述之快闪记忆体之制造方法,其中该间隙壁之材质包括氮化矽。17.如申请专利范围第15项所述之快闪记忆体之制造方法,其中更包括在进行该第一掺杂步骤后,且该第二罩幕层形成前,去除该间隙壁。18.如申请专利范围第12项所述之快闪记忆体之制造方法,其中去除该第一罩幕层和该第二罩幕层之方法包括湿式蚀刻法。19.如申请专利范围第12项所述之快闪记忆体之制造方法,其中形成该浅沟渠隔离结构之方法包括:以该闸极层和该第二罩幕层为罩幕进行非等向性蚀刻,以在该基底中形成一沟渠;在该基底暴露于该沟渠中之表面上形成一衬氧化层;形成一第三氧化层覆盖于该基底整个表面,且填满该沟渠;以及以化学机械研磨法去除该沟渠以外之该第三氧化层,以在该沟渠中形成该浅沟渠隔离结构。图式简单说明:第一图A至第一图C是习知一种快闪记忆胞之部份制程的俯视图;第二图A至第二图C是第一图A至第一图C之II-II剖面图;第三图是第一图C中习知快闪记忆胞局部结构的上视图;第四图A至第四图H为根据本发明之一较佳实施例,一种快闪记忆胞之制程示意俯视图;第五图A至第五图H为第四图A至第四图H之V-V剖面图;第六图为第四图D之VI-VI剖面图;以及第七图为第四图H的VII-VII剖面图。 |
