| 主权项 |
1.一种在一半导体底材中形成一隔离沟的方法,该方法至少包含:顺序形成一第一介电层以及一第二介电层于该半导体底材上;形成一光阻图案层于该第二介电层上;蚀刻该第二介电层、该第一介电层以及该半导体底材,以在该半导体底材中形成一沟渠,并且在该第一介电层中形成一底切;去除该光阻图案层;加热该半导体底材,以一高温处理步骤,使得该半导体底材之该沟渠表面形成一第一氧化矽层,位于该底切的部分之该第一氧化矽层厚度较位于该沟渠之底部的部份之该第一氧化矽层厚度为厚;以氧化矽填充该沟渠,以形成一二氧化矽沟渠;以化学机械研磨法(Chemical Mechanical Polishing)去除该二氧化矽沟渠之表面以及该第二介电层;以及依序去除该第二介电层以及该第一介电层,藉以形成该隔离沟,以及裸露该半导体底材。2.如申请专利范围第1项之方法,其中上述之第一介电层是一垫氧化层 (pad oxide)。3.如申请专利范围第1项之方法,其中上述之第二介电层是一氮化矽(SiN)层。4.如申请专利范围第1项之方法,其中上述之底切是由一历时大约为10-90秒之加上氰氟酸的RCA步骤所形成。5.如申请专利范围第4项之方法,其中上述之底切之长度大约为50-300埃。6.如申请专利范围第1项之方法,其中上述之高温处理步骤所处理的该半导体晶圆之温度大约为摄氏1050度以上。7.如申请专利范围第1项之方法,其中上述之二氧化矽沟渠是由一化学气相沈积法(Chemical Vapor Deposition:CVD)所形成。8.如申请专利范围第1项之方法,其中上述之在该半导体底材中形成该隔离沟的方法更包含:形成一第二氧化矽层于裸露之该半导体底材以及该隔离沟上;离子植入该半导体底材,以于该半导体底材中形成一通道;以及以一氢氟酸去氧化层步骤(HF deglaze step)以去除该第二氧化矽层。9.如申请专利范围第8项之方法,其中上述之氢氟酸去氧化层步骤(HF deglaze step)使用一氢氟酸溶液以去除该第二氧化矽层。10.一种在一半导体底材中形成一隔离沟的方法,该方法至少包含:顺序形成一第一介电层以及一第二介电层于该半导体底材上;形成一光阻图案层于该第二介电层上;蚀刻该第二介电层、该第一介电层以及该半导体底材,以在该半导体底材中形成一沟渠,并且在该第一介电层中形成一底切;去除该光阻图案层;以一方向蚀刻该半导体底材以形成该沟渠之一倾斜侧壁,该倾斜侧壁邻接于该底切,一垂直轴与该方向所夹之一角度于径向角75度,该垂直轴垂直于该半导体底材之表面;加热该半导体底材,以一低温处理步骤,使得该半导体底材之该沟渠之该倾斜侧壁上形成一第一氧化矽层,位于该底切的部分之该第一氧化矽层厚度较位于该沟渠之底部的部份之该第一氧化矽层厚度为厚;以氧化矽填充该沟渠,以形成一二氧化矽沟渠;以化学机械研磨法(Chemical Mechanical Polishing)去除该二氧化矽沟渠之表面以及该第二介电层;以及依序去除该第二介电层以及该第一介电层,藉以形成该隔离沟,以及裸露该半导体底材。11.如申请专利范围第10项之方法,其中上述之第一介电层是一垫氧化层(pad oxide)。12.如申请专利范围第10项之方法,其中上述之第二介电层是一氮化矽(SiN)层。13.如申请专利范围第10项之方法,其中上述之底切是由一历时大约为10-90秒之加上氰氟酸的RCA步骤所形成。14.如申请专利范围第13项之方法,其中上述之底切的长度大约为50-300埃。15.如申请专利范围第10项之方法,其中上述之低温处理步骤所处理的该半导体晶圆之温度大约为摄氏1000度以下。16.如申请专利范围第10项之方法,其中上述之二氧化矽沟渠是由一化学气相沈积法(Chemical Vapor Deposition:CVD)所形成。17.如申请专利范围第10项之方法,其中上述之在该半导体底材中形成该隔离沟的方法更包含:形成一第二氧化矽层于裸露之该半导体底材以及该隔离沟上;离子植入该半导体底材,以于该半导体底材中形成一通道;以及以一氢氟酸去氧化层步骤(HF deglaze step)以去除该第二氧化矽层。18.如申请专利范围第17项之方法,其中上述之氢氟酸去氧化层步骤(HF deglaze step)使用一氢氟酸溶液以去除该第二氧化矽层。图式简单说明:第一图至第七图显示的是依据传统制作电晶体的方法中用于制作浅隔离沟(shallow trench isolation)的一连串制程。第一图显示的是在底材上依序沈积一垫氧化层以及一氮化矽层之后的晶圆剖面图。第二图显示的是在底材中形成浅沟(shallow trench)之后的晶圆剖面图。第三图显示的是在浅沟中形成化学气相沈积(Chemical Vapor deposition)的氧化矽,并且经过化学机械研磨(Chemical Mechanical Polishing)之后的晶圆剖面图。第四图显示的是依据传统的方法,在蚀刻垫氧化矽层以及氮化矽层时,对化学气相沈积的氧化矽之边角造成蚀刻,同时完成浅沟之后的晶圆剖面图。第五图显示的是使用离子植入,以形成使用传统浅隔离沟电晶体之通道(channel)。第六图显示的是牺牲氧化层被去除后,同时对化学气相沈积的氧化矽之边角造成进一步蚀刻后的晶圆剖面图。第七图显示的是在半导体底材以及浅隔离沟上依序形成闸极氧化层以及闸极复晶矽层之后的晶圆剖面图。第八图显示的是电晶体结构的上视图。第九图使用浅隔离沟的部份剖面图以显示导致扭曲效应的原因。第十图至第十七图显示的是依据本发明的方法,制作电晶体中的浅隔离沟(shallow trench isolation)之一连串制程。第十图所显示的是在底材上依序沈积一垫氧化层以及一氮化矽层之后的晶圆剖面图。第十一图显示的是依据本发明,在底材中形成浅沟(shallow trench)以及底切之后的晶圆剖面图。第十二图A显示的是依据本发明,以高温处理制程在浅沟的表面上形成一层氧化矽层之后的的晶圆剖面图。第十二图B显示的是依据本发明,以低温处理制程在浅沟的表面上形成一层氧化矽层之后的的晶圆剖面图。第十三图显示的是在浅沟中形成化学气相沈积(Chemical Vapor deposition)的氧化矽,并且经过化学机械研磨(Chemical Mechanical Polishing)之后的晶圆剖面图。第十四图显示的是依据本发明的步骤,在蚀刻垫氧化矽层以及氮化矽层后的晶圆剖面图,其中的氧化矽层之边角的高度较化学气相沈积的氧化矽的其余部份为高。第十五图显示的是使用离子植入,以形成使用本发明的步骤所形成之浅隔离沟电晶体之通道(channel)。第十六图显示的是本发明的制程中,牺牲氧化层被去除后的半导体晶圆之剖面图,其中氧化矽层之边角高于化学气相沈积的氧化矽之高度。第十七图显示的是在半导体底材以及浅隔离沟上依序形成闸极氧化层以及闸极复晶矽层之后的晶圆剖面图。第十八图使用依据本发明的方法形成浅隔离沟之后的部份剖面图,以显示导致扭曲效应的原因已经被消除。 |
