| 主权项 |
1.一种以多重导线架结合多晶片之半导体封装结构,其包括有:一上层导线架,其上结合有晶片;不特定组数的下层导线架,其上亦分别结合有晶片;其中:前述上、下层导线架系呈重叠状惟相互隔离;又上、下层导线架上分别形成有相互错开的内引脚,供透过打线相互结合,并与对应的晶片构成连接。2.如申请专利范围第1项所述以多重导线架结合多晶片之半导体封装结构,该下层导线架为一组,其上固定有晶片,并透过打线使其内引脚与晶片上的焊垫构成电性连接,另透过打线与上层导线架的对应内引脚构成连接。3.如申请专利范围第1项所述以多重导线架结合多晶片之半导体封装结构,该下层导线架为一组以上,其至少有一组下层导线架上固定有晶片,并透过打线使其内引脚与晶片上的焊垫构成电性连接,另透过打线与上层导线架的对应内引脚构成连接。4.如申请专利范围第3项所述以多重导线架结合多晶片之半导体封装结构,其中一下层导线架系供加入接地面或电源面。5.如申请专利范围第1.2.3或4项所述以多重导线架结合多晶片之半导体封装结构,该上、下层导线架系透过黏胶层相互结合并同时构成隔离。6.如申请专利范围第1.2.3或4项所述以多重导线架结合多晶片之半导体封装结构,该上、下层导线架上分别形成有镂空部位,镂空部位内侧缘分别形成有内引脚,上、下层导线架之内引脚内侧端相邻惟错开,并透过打线构成连接。图式简单说明:第一图:系本创作之分解图。第二图:系本创作上、下层导线架叠合后之组合剖视图。第三图:系本创作上、下层导线架叠合后之组合平面图。第四图:系本创作封胶后之剖视图。第五图:系一种习用封装结构的剖视图。第六图:系另种习用封装结构的剖视图。 |
