| 发明名称 | 有测试模式判断电路的半导体存储器 | ||
| 摘要 | 一种半导体存储器,设有测试模式判断电路(26),该电路(26)在第一次WCBR循环中,根据地址关键字激活测试模式进入信号(TME),在测试模式进入信号(TME)被激活期间内,在第二次WCBR循环中,根据地址关键字有选择地激活测试模式信号(TM1～TM4)。除了已经激活的测试模式信号外,测试模式判断电路(26)还激活另外的测试模式信号。因此,该DRAM难以错误地进入测试模式,而且能同时进入多种测试模式。 | ||
| 申请公布号 | CN1303101A | 申请公布日期 | 2001.07.11 |
| 申请号 | CN00119953.6 | 申请日期 | 2000.06.30 |
| 申请人 | 三菱电机株式会社 | 发明人 | 伊藤孝;月川靖彦;有富谦悟;朝仓干雄 |
| 分类号 | G11C11/401;G11C11/4078;G11C29/00 | 主分类号 | G11C11/401 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 杨凯;叶恺东 |
| 主权项 | 1．一种有存储单元阵列(10)的半导体存储器，其特征在于备有：测试模式判断电路(26)，该测试模式判断电路(26)在行地址选通信号(/RAS)被激活之前，在写启动信号(/WE)及列地址选通信号(/CAS)被激活时，根据地址关键字激活测试模式进入信号(TME)，在该测试模式进入信号(TME)被激活期间内，在行地址选通信号(/CAS)被激活之前，在写启动信号(/WE)及列地址选通信号(/CAS)被激活时，根据地址关键字有选择地将多个测试模式信号(TM1～TM4)激活；以及对应于多个测试模式信号(TM1～TM4)设置的多个测试控制电路(281～284)，各测试控制电路响应对应的测试模式信号，对半导体存储器进行预定的测试。 | ||
| 地址 | 日本东京都 | ||