发明名称 Processing multiply-accumulate operations in a single cycle
摘要 A multiply-accumulate unit, or MAC, may achieve high throughput. The MAC need not use redundant hardware, such as multiple Wallace trees, or pipelining logic, yet may perform Wallace tree and carry look-ahead adder functions simultaneously for different operations.
申请公布号 AU2059401(A) 申请公布日期 2001.07.09
申请号 AU20010020594 申请日期 2000.12.04
申请人 INTEL CORPORATION 发明人 YUYUN LIAO;TOM M. HAMEENANTTILA;DAVID B. ROBERTS
分类号 G06F7/53;G06F7/00;G06F7/508;G06F7/527;G06F7/533;G06F7/544 主分类号 G06F7/53
代理机构 代理人
主权项
地址