| 主权项 |
1.一种半导体装置,其系包含有,沟,形成于由基板上有机材料所构成的绝缘膜上;阻障金属层,形成于前述沟之至少内壁上;以及沟配线,介以前述阻障金属层而埋设于前述沟之内部而成,其特征为:在前述绝缘膜之前述沟配线的周边上形成有凹部。2.如申请专利范围第1项之半导体装置,其中前述凹部,系从前述沟开始而在预定间隔以内沿着前述沟连续性或间断性地形成者。3.如申请专利范围第1项之半导体装置,其中前述沟,系设在由预定间隔所配置之复数个沟所构成的沟群之最外部上者,前述凹部,系在前述沟群之外侧从设于前述沟群之最外部的沟开始而在预定间隔以内沿着该沟连续性或间断性地形成者。4.一种半导体装置之制造方法,其系包含有,在由基板上之有机材料所构成的绝缘膜上形成沟的步骤;在前述沟之至少内壁上形成阻障金属层的步骤;介以前述阻障金属层而将导电体埋设于前述沟之内部的步骤;以及用以去除前述绝缘膜上之多余的导电体及多余的阻障金属层的步骤,其特征为:在前述绝缘膜上形成沟时于前述沟之周边上形成凹部。5.如申请专利范围第4项之半导体装置之制造方法,其中在前述绝缘膜上形成前述阻障金属层时,在与前述沟之间隔保持前述沟之形状的预定间隔以内,沿着前述沟连续性或间断性地形成前述凹部。6.如申请专利范围第4项之半导体装置之制造方法,其中前述沟系设在由预定间隔所配置之复数个沟所构成的沟群之最外部上,在前述绝缘膜上形成前述阻障金属层时,在与设于前述沟群之最外部的沟之间隔保持设于前述沟群之最外部的沟之形状的预定间隔以内,沿着设于前述沟群之最外部的沟连续性或间断性地形成前述凹部。7.一种半导体装置之制造方法,其系包含有,在基板上形成第一绝缘膜的步骤;在前述第一绝缘膜上形成连接孔的步骤;在前述第一绝缘膜上且在埋设前述连接孔之状态下形成由有机材料所构成之第二绝缘膜的步骤;在前述第二绝缘膜上形成沟的同时再次形成前述连接孔的步骤;在前述沟及连接孔之至少各内壁上形成阻障金属层的步骤;介以前述阻障金属层而在前述沟及连接孔之各内部埋设导电体的步骤;以及用以去除前述第二绝缘膜上之多余的导电体及多余的阻障金属层的步骤,其特征为:在前述第一绝缘膜上形成前述连接孔时,在位于前述第二绝缘膜所形成之沟下方的部分之周边,且从前述连接孔开始离开预定距离之位置的前述第一绝缘膜上形成第一凹部,在形成前述第二绝缘膜时在前述第一凹部上之前述第二绝缘膜表面上形成第二凹部。8.如申请专利范围第7项之半导体装置之制造方法,其中在前述第二绝缘膜上形成前述阻障金属层时,在与前述沟之间隔保持前述沟之形状的预定间隔以内,沿着前述沟连续性或间断性地形成前述第二凹部。9.如申请专利范围第7项之半导体装置之制造方法,其中前述沟系设在由预定间隔所配置之复数个沟所构成的沟群之最外部上,在前述第二绝缘膜上形成前述阻障金属层时,在与设于前述沟群之最外部的沟之间隔保持于前述沟群之最外部的沟之形状的预定间隔以内,沿着设于前述沟群之最外部的沟连续性或间断性地形成前述凹部。图式简单说明:第一图系本发明之半导体装置之第一实施形态的概略构成图。第二图系本发明之半导体装置之第二实施形态的概略构成图。第三图系用以缓和阻障金属层之压缩应力之凹部配置态样的说明图。第四图系用以缓和阻障金属层之压缩应力之凹部配置态样的说明图。第五图系用以缓和阻障金属层之压缩应力之凹部配置态样的说明图。第六图系用以缓和阻障金属层之压缩应力之凹部配置态样的说明图。第七图系本发明之第一制造方法之实施形态的制造步骤图。第八图系本发明之第二制造方法之第一实施形态的制造步骤图。第九图系本发明之第二制造方法之第一实施形态的制造步骤图(接在第八图之后)。第十图系本发明之第二制造方法之第一实施形态的制造步骤图(接在第九图之后)。第十一图系本发明之第二制造方法之第二实施形态的制造步骤图。第十二图系本发明之第二制作方法之第二实施形态的制造步骤图(接在第十一图之后)。第十三图系习知技术之说明图。第十四图系问题之说明图。 |
