发明名称 形成记忆胞之崎岖多晶矽冠状电容的方法
摘要 本发明提出中之方法包含首先形成第一介电层于半导体基材上:并去除部分之第一介电层以定义接触洞;接着形成导体插塞于接触洞内:再形成第二介电层于第一介电层上及导体插塞上;并形成第三介电层于第二介电层上;接着即去除部分之第三介电层与第二介电层,以定义储存电极之开口;并形成第一导体层于基材上;再形成半球状颗粒层于第一导体层上;然后形成第四介电层于基材上、半球状颗粒层及第一导体层之上方;接着平坦化基材之表面至第三介电层表面处;再去除第四介电层与第三介电层以留下储存电极;之后形成第五介电层于储存电极上;最后形成第二导体层于第五介电层上,以完成电容之制作。
申请公布号 TW444392 申请公布日期 2001.07.01
申请号 TW088107787 申请日期 1999.05.13
申请人 台湾积体电路制造股份有限公司 发明人 吴协霖
分类号 H01L27/108 主分类号 H01L27/108
代理机构 代理人 蔡坤财 台北巿松江路一四八号十二楼
主权项 1.一种形成电容之方法,至少包含以下步骤:形成第一介电层于一半导体基材上;去除部分之第一介电层以定义接触洞于该第一介电层内,该接触洞系延伸至该基材之一源极区域;形成导体插塞于该接触洞内,并与该源极区域相接;形成第二介电层于该第一介电层上及该导体插塞上;形成第三介电层于该第二介电层上;去除部分之该第三介电层与该第二介电层,以定义储存电极之开口于该第三介电层与该第二介电层之内,该储存电极开口系位于该导体插塞上方;形成第一导体层于该储存电极开口内之表面上及该第三介电层上;形成半球状颗粒层于该第一导体层上;形成第四介电层于该基材上、该半球状颗粒层及该第一导体层之上方;平坦化该基材之表面至该第三介电层表面处;去除该第四介电层与该第三介电层以留下由该第一导体层及该半球状颗粒层所组成之储存电极;形成第五介电层于该储存电极上;以及形成第二导体层于该第五介电层上。2.如申请专利范围第1项之方法,其中上述之第一介电层至少包含氧化矽。3.如申请专利范围第1项之方法,其中上述之第二介电层至少包含氧化矽。4.如申请专利范围第1项之方法,其中上述之第三介电层至少包含氮化矽。5.如申请专利范围第1项之方法,其中上述之第四介电层至少包含氮化矽。6.如申请专利范围第1项之方法,其中上述之第五介电层为下列之一:氧-氮-氧(ONO)堆叠层、BST(BaSiTiO3)、PZT(leadzirconate titanate)、Ta2O5.TiO2及NO。7.如申请专利范围第1项之方法,其中上述之导体插塞至少包含多晶矽。8.如申请专专范围第1项之方法,其中上述之第一导体层至少包含掺杂之多晶矽。9.如申请专利范围第1项之方法,其中上述之半球状颗粒层系为一未掺杂之半球状颗粒矽层,其厚度约为200至1000埃之间。10.如申请专利范围第1项之方法,其中上述之去除该第四介电层与该第三介电层之步骤,系使用湿蚀刻制程以使该储存电极之表面粗糙化。11.如申请专利范围第10项之方法,其中上述之储存电极系使用热磷酸使其表面粗糙化。12.如申请专利范围第11项之方法,其中上述之使用热磷酸使该储存电极表面粗糙化之步骤,系使该储存电极之内侧表面的粗糙度较外侧表面的粗糙度为高。13.一种形成电容之方法,至少包含以下步骤:形成第一介电层于一半导体基材上;去除部分之第一介电层以定义接触洞于该第一介电层内,该接触洞系延伸至该基材之一源极区域;形成导体插塞于该接触洞内,并与该源极区域相接;形成第二介电层于该第一介电层上及该导体插塞上;形成第三介电层于该第二介电层上;去除部分之该第三介电层与该第二介电层,以定义储存电极之开口于该第三介电层与该第二介电层之内,该储存电极开口系位于该导体插塞上方;形成第一导体层于该储存电极开口内之表面上及该第三介电层上;形成半球状颗粒层于该第一导体层上;形成第四介电层于该基材上、该半球状颗粒层及该第一导体层之上方;平坦化该基材之表面至该第三介电层表面处;以湿蚀刻制程去除该第四介电层与该第三介电层、以留下由该第一导体层及该半球状颗粒层所组成之储存电极,并使该储存电极之表面粗糙化;形成第五介电层于该储存电极上;以及形成第二导体层于该第五介电层上。14.如申请专利范围第13项之方法,其中上述之第一介电层至少包含氧化矽。15.如申请专利范围第13项之方法,其中上述之第二介电层至少包含氧化矽。16.如申请专利范围第13项之方法,其中上述之第三介电层至少包含氮化矽。17.如申请专利范围第13项之方法,其中上述之第四介电层至少包含氮化矽。18.如申请专利范围第13项之方法,其中上述之第五介电层为下列之一:氧-氮-氧(ONO)堆叠层、BST(BaSiTiO3)、PZT(lead zirconate titanate)、Ta2O5.TiO2及NO。19.如申请专利范围第13项之方法,其中上述之导体插塞至少包含多晶矽。20.如申请专专范围第13项之方法,其中上述之第一导体层至少包含掺杂之多晶矽。21.如申请专利范围第13项之方法,其中上述之半球状颗粒层系为一未掺杂之半球状颗粒矽层,其厚度约为200至1000埃之间。22.如申请专利范围第13项之方法,其中上述之储存电极系使用热磷酸使其表面粗糙化。23.如申请专利范围第22项之方法,其中上述之使用热磷酸使该储存电极表面粗糙化之步骤,系使该储存电极之内侧表面的粗糙度较外侧表面的粗糙度为高。图式简单说明:第一图显示记忆体及相关组织系统示意图。第二图A显示记忆体储存单元之电路示意图。第二图B显示一传统动态随机存取记忆体电容之截面示意图。第三图显示根据本发明实施例之一,其所使用之半导体基材之截面示意图。第四图显示根据本发明实施例之一,形成第一介电层于一半导体基材上之截面示意图。第五图显示根据本发明实施例之一,去除部分之第一介电层以定义接触洞于第一介电层内之截面示意图。第六图显示根据本发明实施例之一,形成导体插塞于接触洞内之截面示意图。第七图显示根据本发明实施例之一,形成第二介电层与第三介电层之截面示意图。第八图显示根据本发明实施例之一,去除部分之第三介电层与第二介电层以定义储存电极之开口、并形成第一导体层与半球状颗粒层于基材上之截面示意图。第九图显示根据本发明实施例之一,形成第四介电层于第一导体层与半球状颗粒层上方之截面示意图。第十图显示根据本发明实施例之一,对基材上表面进行平坦化至第三介电层表面之截面示意图。第十一图显示根据本发明实施例之一,形成第五介电层于储存电极、及形成第二导体层于第五介电层上以完成电容结构之截面示意图。
地址 新竹市科学工业园区园区三路一百二十一号