| 主权项 |
1.一种三井结构的制造方法,包括下列步骤:提供一半导体基底,该半导体基底;形成一第一光阻层于该半导体基底上,其中该第一光阻层具有第一图案,暴露出部份该半导体基底;进行第一道离子植入步骤,以在该半导体基底上形成一第一井区;烘烤该半导体基底,以使该第一光阻层紧缩;透过紧缩的该第一光阻层进行第二道离子植入步骤,于该第一井区下方的该半导体基底中形成一第一掺杂区;去除该第一光阻层;形成一第二光阻层于该半导体基底上,其中该第二光阻层具有一第二图案;以及进行第三道离子植入步骤,以该第一井区周围之该半导体基底中形成一第二掺杂区,并在其他区域的该半导体基底中形成一第二井区,其中该第一掺杂区与该第二掺杂区组合形成包围该第一井区之一深井。2.如申请专利范围第1项所述之三井结构的制造方法,其中该半导体基底与该第一井区具有第一导电态。3.如申请专利范围第2项所述之三井结构的制造方法,其中该第一井区之掺质浓度高于该半导体基底。4.如申请专利范围第2项所述之三井结构的制造方法,其中该第二井区、该第一掺杂区与该第二掺杂区具有第二导电态。5.如申请专利范围第4项所述之三井结构的制造方法,其中该第二井区、该第一掺杂区与该第二掺杂区具有相同的掺质浓度。6.如申请专利范围第4项所述之三井结构的制造方法,其中该第一导电态为N型,该第二导电态为P型。7.如申请专利范围第4项所述之三井结构的制造方法,其中该第一导电态为P型,该第二导电态为N型。8.如申请专利范围第1项所述之三井结构的制造方法,其中该第一光阻层经过烘烤后,尺寸缩小约1-3微米。9.一种三井结构的制造方法,包括下列步骤:形成一第一光阻层于一半导体基底上;透过该第一光阻层于该半导体基底中掺杂形成一第一井区;缩小该第一光阻层之尺寸,缩小范围约为1-3微米;透过缩小的第一光阻层于该第一井区下方掺杂形成一第一掺杂区;去除该第一光阻层并形成一第二光阻层于该半导体基底上;以及透过该第二光阻层于该第一井区周围形成一第二掺杂区,并于该半导体基底之其他区域形成一第二井区。10.如申请专利范围第9项所述之三井结构的制造方法,其中缩小该第一光阻层的方法包括高温烘烤。11.如申请专利范围第9项所述之三井结构的制造方法,其中该半导体基底与该第一井区具有第一导电态。12.如申请专利范围第11项所述之三井结构的制造方法,其中该第一井区之掺质浓度高于该半导体基底。13.如申请专利范围第11项所述之三井结构的制造方法,其中该第二井区、该第一掺杂区与该第二掺杂区具有第二导电态。14.如申请专利范围第13项所述之三井结构的制造方法,其中该第二井区、该第一掺杂区与该第二掺杂区具有相同的掺质浓度。15.如申请专利范围第13项所述之三井结构的制造方法,其中该第一导电态为N型,该第二导电态为P型。16.如申请专利范围第13项所述之三井结构的制造方法,其中该第一导电态为P型,该第二导电态为N型。图式简单说明:第一图A至第一图C绘示为习知一种制作三井结构的制作流程剖面图;以及第二图A至第二图C绘示依照本发明一较佳实施例的一种制作三井结构的制作流程剖面图。 |
