快闪记忆体中制作悬浮闸极之蚀刻程序

摘要

一种在快闪记忆体(flash memory)中制作悬浮闸极(floating gates)的方法在此揭露，用以增进其与抹除闸极(erasegates)间之接触特性。本方法包括形成一隧道氧化层(tunnel oxide layer)、一多晶矽层( polysilicon layer)、和一多晶间绝缘层(interpoly insulating layer)。而针对这些成形层则利用两步骤乾蚀(dry etching)程序将悬浮闸极定义完成。第一步骤是在一氧化反应室中蚀刻多晶间绝缘层，形成一上宽下窄之开口，第二步骤则在一多晶反应室中以切换蚀刻气体的方式沿着上述成形的开口依序蚀开多晶矽层和隧道氧化层，以形成垂直而平滑的接触窗表面。我们发现，采用本发明的两步骤乾蚀程序，可以使悬浮闸极获得良好的接触轮廓，故而有利于后续氧化层的沈积和接触窗的填充。此外，此两步骤蚀刻程序实质地简化悬浮闸极的制程操作，因而可有效地降低快闪记忆体的生产成本。

主权项

1.一种在一快闪记忆体(flash memory)元件中制作一闸极结构的方法,至少包括:提供一半导体基底,其上依序形成一第一绝缘层、一导电层、和一第二绝缘层;在一第一反应室中,蚀刻部分该第二绝缘层至该导电层显露出来,以形成一第一开口;以及在一第二反应室中,蚀刻部分该导电层及部分该第一绝缘层,以挖深该第一开口而形成一第二开口。2.如申请专利范围第1项之方法,更包含当该第二开口形成后,沈积一第三绝缘层于该半导体基底上方。3.如申请专利范围第2项之方法,其中上述之第三绝缘层包含氧化物。4.如申请专利范围第2项之方法,更包含对该第三绝缘层执行一电浆处理。5.如申请专利范围第4项之方法,其中上述之电浆处理包含N2/NH3电浆处理。6.如申请专利范围第2项之方法,更包含当该第三绝缘层形成后,执行快速热回火程序。7.如申请专利范围第1项之方法,其中上述之导电层包含多晶矽。8.如申请专利范围第1项之方法,其中上述之第一绝缘层包含氧化物。9.如申请专利范围第1项之方法,其中上述之第二绝缘层包含氧化物。10.如申请专利范围第1项之方法,其中上述之第一开口的形状系上宽下窄。11.一种在一快闪记忆体(flash memory)元件中制作多个闸极结构体的方法,至少包括;提供一矽基底;形成一绝缘层于该矽基底上;形成一多晶矽层于该绝缘层上;形成一多晶间绝缘层于该多晶矽层上,以形成一堆叠结构,该堆叠结构包含该绝缘层、该多晶矽层、和该多晶间绝缘层;以两个乾蚀刻步骤,将该堆叠结构定义出多个平行分隔的条状结构体,其中该两乾蚀刻步骤包含一第一蚀刻步骤和一第二蚀刻步骤,该两乾蚀刻步骤分别执行于两个不同的反应室;以及沈积一闸氧化层于该矽基底上方以隔离该条状结构体。12.如申请专利范围第11项之方法,更包含对该闸氧化层执行一电浆处理。13.如申请专利范围第12项之方法,其中上述之电浆处理包含N2/NH3电浆处理。14.如申请专利范围第11项之方法,更包含当该闸氧化层形成后,执行快速热回火程序。15.如申请专利范围第11项之方法,其中上述之绝缘层包含氧化物。16.如申请专利范围第11项之方法,其中上述之多晶间绝缘层包含氧化物。17.如申请专利范围第11项之方法,其中上述之第一蚀刻步骤蚀穿该多晶间绝缘层。18.如申请专利范围第17项之方法,其中上述之多晶间绝缘层之蚀刻形成一上宽下窄之开口。19.如申请专利范围第11项之方法,其中上述之第二蚀刻步骤蚀穿该多晶矽层并蚀掉部分该绝缘层。20.一种在快闪记忆体中制作一悬浮闸极的方法,至少包含:形成一隧道氧化层于一基底上;形成一多晶矽层于该隧道氧化层上;形成一包含氧化物之绝缘层于该多晶矽层上;于一氧化物蚀刻反应室中,蚀刻部分该绝缘层至该多晶矽层显露出来,而形成一第一开口,该第一开口呈上宽下窄状;于一多晶蚀刻反应室中,蚀刻部分该多晶矽层及部分该隧道氧化层,以垂直挖深该第一开口,而形成一第二开口;形成一防护氧化层于该基底上方;以及执行电浆处理以氮化该防护氧化层。21.如申请专利范围第20项之方法,更包含当该电浆处理完成后,执行快速热回火程序。图式简单说明:第一图侧视一传统快闪记忆体之相关结构;第二图A至第二图D剖面显示制作悬浮闸极之传统三步骤蚀刻流程;第三图A至第三图C剖面显示根据本发明实施例以制作悬浮闸极之流程。