| 主权项 |
1.一种铁电电容器,至少包含:一导电层;一铁电层安置于该导电电极层上;一导电相对层形成于该铁电层上,及一至少部份分解氧源层,接近电极层之一。2.如申请专利范围第1项所述之铁电电容器,其中上述之导电电极层及导电相对层系由相同或不同导电材料构成,诸材料系由贵金属,贵金属氧化物,导电氧化物及混合物及其多层所构成之群组中选出。3.如申请专利范围第1项所述之铁电电容器,其中上述之铁电层为钙钛矿型氧化物,一化合物,其含黄绿石结构,磷酸二氢钾,铷,铯或砷之磷酸物及其混合或多层组合。4.如申请专利范围第3项所述之铁电电容器,其中上述之钙钛矿型氧化物具有公式ABO3,其中B为含由周期表元素之IVB,VB,VIB,VIIB,IIIA或IB族所选出之金属的至少一酸性氧化物,及A为具有正形式电荷由1至3之其他阳离子。5.如申请专利范围第4项所述之铁电电容器,其中上述之钙钛矿型氧化物为钛酸盐为主铁电材料,锰酸盐为主材料,铜酸盐为主材料,钨青铜型铌酸盐,钽酸盐,或钛酸盐,及铋层钽酸盐,铌酸盐或钛酸盐。6.如申请专利范围第5项所述之铁电电容器,其中上述之钙钛矿型氧化物为锶铋钽酸盐,锶铋铌酸盐,铋钛酸盐,锶铋钽铌酸盐,铅锆钛酸盐,铅镧锆钛酸盐及由掺入掺杂物所修改之组成物。7.如申请专利范围第1项所述之铁电电容器,其中上述之氧源层系一具有公式MOx之金属氧化物,其中M为贵金属,一非贵金属或其混合及合金,及x系由0.03至3。8.如申请专利范围第1项所述之铁电电容器,更包含其他导电层接近该电极,相对电极,或氧源层,其中该另一导电层系为一选择自包含贵金属,贵金属氧化物,导电氧化物,金属氮化物,金属氮化矽,金属氧化物,金属氧氮化物及其混合或多层之群组的一材料。9.如申请专利范围第1项所述之铁电电容器,更包含一或多数介电层形成在电容器之最上层上。10.如申请专利范围第1项所述之铁电电容器,其中上述之导电电极层系被作出图案或未被作出图案。11.如申请专利范围第1项所述之铁电电容器,其中上述之氧源层系被作出图案或未被作出图案。12.如申请专利范围第1项所述之铁电电容器,其中上述之至少部份分解氧源层及该电极层系被作出图案,该作出图案氧源层系在作出图案之电极层下,及该铁电层系被安置以接触作出图案电极层之顶及侧表面,及作出图案氧源层之表面。13.如申请专利范围第1项所述之铁电电容器,其中上述之结构为一平面或非平坦。14.如申请专利范围第1项所述之铁电电容器,其中上述之铁电层系被具有介电常数20或以上之高材料层所替换。15.一种整合铁电/CMOS结构,至少包含:一CMOS结构,具有至少一电晶体;一铁电电容器,形成在该CMOS结构上,该铁电电容器包含一导电电极层,一铁电层安置于该导电电极层上,一导电相对电极层,形成在该铁电层上,及一至少部份分解氧源层,接近电极层之一;及至少一接线位准,形成于该铁电电容上。16.如申请专利范围第15项所述之整合铁电/CMOS结构,其中上述之CMOS结构更包含至少一接线准位,形成于半导体基材上。17.如申请专利范围第16项所述之整合铁电/CMOS结构,其中上述之半导体基材为一选择自由Si,Ge,SiGe,GaAs,InAs,InP,其他III/V化合物及有机半导体所组成之群组之一半导体材料。18.如申请专利范围第15项所述之整合铁电/CMOS结构,其中上述之导电电极及导电相对电极层系由相同或不同导电材料作成,该导电材料系由贵金属,贵金属氧化物,导电氧化物及其混合物及其多层所组成之群组中选出。19.如申请专利范围第15项所述之整合铁电/CMOS结构,其中上述之铁电层为钙钛矿型氧化物,一化合物,其含黄绿石结构,磷酸二氢钾,铷,铯或砷之磷酸物及其混合或多层组合。20.如申请专利范围第19项所述之整合铁电/CMOS结构,其中上述之钙钛矿型氧化物具有公式ABO3,其中B为至少一酸性氧化物,其包含由周期表元素之IVB,VB,VIB,VIIB,IIIA或IB族所选出之金属及A为具有正形式电荷由1至3之其他阳离子。21.如申请专利范围第20项所述之整合铁电/CMOS结构,其中上述之钙钛矿型氧化物为钛酸盐为主铁电材料,锰酸盐为主材料,铜酸盐为主材料,钨青铜型铌酸盐,钽酸盐,或钛酸盐,及铋层钽酸盐,铌酸盐或钛酸盐。22.如申请专利范围第21项所述之整合铁电/CMOS结构,其中上述之钙钛矿型氧化物为锶铋钽酸盐,锶铋铌酸盐,铋钛酸盐,锶铋钽铌酸盐,铅锆钛酸盐,铅镧锆钛酸盐及由掺入掺杂物所修改之组成物。23.如申请专利范围第15项所述之整合铁电/CMOS结构,其中上述之氧源层系一具有公式MOx之金属氧化物,其中M为贵金属,一非贵金属或其混合及合金,及x系由0.03至3。24.如申请专利范围第15项所述之整合铁电/CMOS结构,更包含其他导电导接近该电极,相对电极,或氧源层,其中该另一导电层系为一选择自包含贵金属,贵金属氧化物,导电氧化物,金属氮化物,金属氮化矽,金属氧化物,金属氧氮化物及其混合或多层之群组的一材料。25.如申请专利范围第15项所述之整合铁电/CMOS结构,其中上述之导电电极层系被作出图案或未被作出图案。26.如申请专利范围第15项所述之整合铁电/CMOS结构,其中上述之氧源层系被作出图案或未被作出图案。27.如申请专利范围第15项所述之整合铁电/CMOS结构,其中上述之至少部份分解氧源层及该电极层系被作出图案,该作出图案氧源层系在作出图案之电极层下,及该铁电层系被安置以接触作出图案电极层之顶及侧表面,及作出备图案氧源层之表面。28.如申请专利范围第15项所述之整合铁电/CMOS结构,其中上述之接线准位包含至少一导电层及至少一介电层。29.如申请专利范围第15项所述之整合铁电/CMOS结构,其中上述之铁电电容器为一平面或非平面。30.如申请专利范围第15项所述之整合铁电/CMOS结构,其中上述之铁电层系被具有介电常数20或以上之高材料层所替换。31.一种制造一整合铁电/CMOS结构之方法,至少包含步骤:(a)形成至少一互补金属氧化物半导体(CMOS)装置于一半导体晶圆上;(b)形成一铁电电容器于该CMOS装置上,该铁电电容器包含至少一铁电层及一氧源层,靠近导电电极层,该氧源层系能于低于700℃温度时,至少部份分解;(c)以低于450℃之温度,形成接线准位在铁电电容器上;及(c)回火该结构,于300℃至700℃间之一温度,以至少部份分解氧源层,以释放氧进入铁电电容器中。32.如申请专利范围第31项所述之方法,其中上述之CMOS装置包含一电晶体区域及一半导体基板。33.如申请专利范围第32项所述之方法,其中上述之半导体基板系一由包围Si,Ge,SiGe,GaAs,InAs,InP,其他III/V化合物及有机半导体组成之群组中选出之一半导体材料。34.如申请专利范围第31项所述之方法,其中上述之导电电极层及导电相对电极层系由相同或不同导电材料作成,该导电材料系由贵金属,贵金属氧化物,导电氧化物及混合物及其多层所组成之群组中选出。35.如申请专利范围第31项所述之方法,其中上述之铁电材料为钙钛矿型氧化物,一化合物,其含黄绿石结构,磷酸二氢钾,铷,铯或砷之磷酸物及其混合或多层组合。36.如申请专利范围第35项所述之方法,其中上述之钙钛矿型氧化物具有公式ABO3,其中B为至少一酸性氧化物,其包含由周期表元素之IVB,VB,VIB,VIIB,IIIA或IB族所选出之金属及A为具有正形式电荷由1至3之其他阳离子。37.如申请专利范围第36项所述之方法,其中上述之钙钛矿型氧化物为钛酸盐为主铁电材料,锰酸盐为主材料,铜酸盐为主材料,钨青铜型铌酸盐,钽酸盐,或钛酸盐,及铋层钽酸盐,铌酸盐或钛酸盐。38.如申请专利范围第37项所述之方法,其中上述之钙钛矿型氧化物为锶铋钽酸盐,锶铋铌酸盐,铋钛酸盐,锶铋钽铌酸盐,铅锆钛酸盐,铅镧锆钛酸盐及由掺入掺杂物所修改之组成物。39.如申请专利范围第31项所述之方法,其中上述之氧源层系一具有公式MOx之金属氧化物,其中M为贵金属,一非贵金属或其混合及合金,及x系由0.03至3。40.如申请专利范围第31项所述之方法,其中上述之导电电极层系被作出图案或未作出图案。41.如申请专利范围第31项所述之方法,其中上述之氧源层系被作出图案或未被作出图案。42.如申请专利范围第31项所述之方法,其中上述之回火步骤系执行于约由350℃至700℃之一温度,由1分钟至4小时之时间长。43.如申请专利范围第42项所述之方法,其中上述之回火步骤系执行于约由350℃至500℃之一温度,由1分钟至10分钟之时间长。44.如申请专利范围第31项所述之方法,其中上述之回火步骤系执行于一惰性气氛中,其可以选用以混合一氧化气体。45.如申请专利范围第31项所述之方法,其中上述之铁电电容器为一平面或非平面。46.如申请专利范围第31项所述之方法,其中上述之回火步骤系以允许氧源层于铁电沉积,顶部电极沉积,选用密封沉积,BEOL处理及装置操作之群组选出之步骤时,分解加以替换。47.如申请专利范围第31项所述之方法,其中上述之铁电电容器之铁电层系以具有介电常数20或以上之高材料层所替换。图式简单说明:第一图(a)-第一图(c)为本发明之一实施例所用之各处理步骤,用以制造整合FE电容器/CMOS结构。第二图(a)-第二图(f)为本发明之另一铁电电容器之剖面图,其中氧源层被描绘于该结构之不同部份。 |
