主权项 |
1.一种分离式闸极(split gate)快闪记忆胞之制造方法,该方法至少包含下列步骤:形成第一介电层于半导体晶圆之上;形成第一导电层于该第一介电层之上而成为悬浮闸极(floation gate);进行该半导体晶圆之退火程序,其中系通入惰性气体;形成图案化第二介电层于该第一导电层之上;氧化该第一导电层而形成氧化层,其中系以该第二介电层作为罩幕;移除该第二介电层;蚀刻该第一导电层,其中系以该氧化层作为蚀刻罩幕;形成第三介电层于该第一导电层和该氧化层之上;形成第二导电层于该第三介电层之上成为控制闸极(control gate)。2.如申请专利范围第1项之制造方法,其中上述之第一介电层为二氧化矽层。3.如申请专利范围第1项之制造方法,其中上述之第一导电层系选自复晶矽层(ploy-silicon)及非晶矽层(amorphous silicon)所组成的群集其中之一。4.如申请专利范围第3项之制造方法,其中上述之复晶矽层系在大约620℃左右的反应温度而形成。5.如申请专利范围第3项之制造方法,其中上述之非晶矽层系在大约535℃左右的反应温度而形成。6.如申请专利范围第1项之制造方法,其中上述之退火步骤中,系在大约850-1000℃左右的温度中进行。7.如申请专利范围第1项之制造方法,其中上述之退火步骤中,亦可选择通入约10-50slm之氮气。8.如申请专利范围第1项之制造方法,其中上述之第二介电层系为氮化矽层。9.如申请专利范围第1项之制造方法,其中上述之氧化该第一导电层之步骤中,系在约900℃之反应温度下进行。10.一种分离式闸极(split gate)快闪记忆胞之制造方法,该方法至少包含下列步骤:形成第一氧化矽层于半导体晶圆之上;形成非晶矽层(amorphous silicon)于该第一氧化矽层之上而成为悬浮闸极(floating gate);进行该非晶矽层之退火程序而形成第一复晶矽层,其中系通入氮气;形成图案化氮化矽层于该第一复晶矽层之上;氧化该第一复晶矽层而形成第二氧化层,其中系以该氮化矽层作为罩幕;移除该氮化矽层;蚀刻该第一复晶矽层,其中系以该第二氧化层作为蚀刻罩幕;形成第三氧化层于该第一复晶矽层和该第二氧化层之上;形成第二复晶矽层于该第三氧化层之上而成为控制闸极(control gate)。11.如申请专利范围第10项之制造方法,其中上述之非晶矽层系在大约535℃左右的反应温度而形成。12.如申请专利范围第10项之制造方法,其中上述之退火步骤中,系在大约850-1000℃左右的温度中进行。13.如申请专利范围第10项之制造方法,其中上述之退火步骤中,亦可选择通入约10-50slm之惰性气体。14.如申请专利范围第10项之制造方法,其中上述之氧化该第一复晶矽层之步骤中,系在约900℃之反应温度下进行。图式简单说明:第一图A-第一图C所示为依照传统方式形成分离闸极快闪记忆体之截面示意图;第二图所示为依照本发明之方法形成分离闸极快闪记忆体之截面示意图及上视图,其中系先形成主动区;第三图所示为依照本发明之方法形成分离闸极快闪记忆体之截面示意图及上视图,其中系形成悬浮闸极沉积;第四图所示为依照本发明之方法形成分离闸极快闪记忆体之截面示意图及上视图,其中系形成复晶矽氧化层;第五图所示为依照本发明之方法形成分离闸极快闪记忆体之截面示意图及上视图,其中系形成快闪记忆胞;第六图所示为依照本发明之方法形成分离闸极快闪记忆体之截面示意图及上视图,其中系形成氧化层间隙壁;及第七图所示为依照本发明之方法形成分离闸极快闪记忆体之截面示意图及上视图,其中系形成控制闸极。 |