| 主权项 |
1.一种用以构成场效应电晶体之方法,且该种方法包含下列步骤:构成至少一牺牲层于半导体基质之至少一表面;使得该至少一牺牲层图样化以构成一牺牲闸型结构,且该结构为暴露之基质区所围绕;构成掺杂质之半导体接面区于该等暴露之基质区之该牺牲闸型结构的相对侧;构成源极及汲极接点冶金于该等接面区,且该接点冶金之厚度低于该闸型结构之厚度;选择性构成一电介质封盖层于该源极及汲极接点冶金之诸区,其中该电介质封盖层具有一顶部表面,且该顶部表面几乎与该牺牲闸型表面之顶部表面等高;去除该牺牲闸型结构至该基质之该等暴露下区,与该源极及汲极接点冶金之侧壁;沉积一闸极电介质以覆盖该等暴露之基质区,与该源极及汲极接点冶金之侧壁及顶部;构成一导电层于该闸极电介质之所有表面,且该导电层也几乎填满先前为牺牲闸型结构所占用之体积;及使得该导电层图样化以界定一闸电极。2.如申请专利范围第1项之方法,其中该半导体材料是自包含GaAs,,InGaAs,InP,Si,InGaAsP及SiGe之群组选出之单晶材料。3.如申请专利范围第1项之方法,其中构成至少一牺牲层之步骤包含选择一底层材料及一顶层之步骤,且该底层材料是自包含SiO2,TEOS,衍生型氧化物,可流动型氧化物及Si3N4之群组选出,而该顶层是自包含SiO2,TEOS,衍生型氧化物,及可流动型氧化物,Si3N4,TiN及矽之群组选出。4.如申请专利范围第1项之方法,其中构成源极及汲极接点冶金之该步骤包含选择至少一接点冶金材料之步骤,且该材料是自包含Co,Ni,Pd,Pt,Rh,Ta,Ti,W,该等金属之导电性矽化物,掺高浓度杂质之多晶矽,及掺高浓度多晶矽锗之群组选出。5.如申请专利范围第1项之方法,其中构成一电介质封盖于该源极及汲极接点冶金之该步骤包含选择一电介质材料之步骤,且该电介质材料是自包含平坦化电介质,电介质氧化物及电介质氧化物之群组选出。6.如申请专利范围第5项之方法,其中该电介质封盖包含一可平坦化电介质,且该可平坦化电介质是自包含SiO2,TEOS,衍生型氧化物,可流动型氧化物Si3N4之群组选出。7.如申请专利范围第5项之方法,其中该电介质封盖包含一电介质氧化物,且该电介质氧化物是自包含TiO2,Ta2O5及WO3之群组选出。8.如申请专利范围第1项之方法,其中构成掺杂质之半导体接面之该步骤包含离子布植及活化退火。9.如申请专利范围第1项之方法,其中构成掺杂质之半导体接面之该步骤包含气浸雷射杂质化。10.如申请专利范围第1项之方法,其中构成掺杂质之半导体接面之该步骤包含选择性外延生长一掺杂质之半导体于该牺牲闸未覆盖之该等暴露基质区。11.如申请专利范围第1项之方法,其中构成源极及汲极接点冶金于该等接面区之该步骤包含用以进行该接点冶金材料平坦化之覆盖沉积之步骤。12.如申请专利范围第11项之方法,其中该平坦化是藉由化学机械研磨来执行。13.如申请专利范围第11项之方法,且该方法进一步包含下列步骤:藉由选择性蚀刻使得源极及汲极接点冶金之顶部表面下凹至低于牺牲闸型结构之顶部表面之位准。14.如申请专利范围第1项之方法,其中构成源极及汲极接点冶金于该等接面区之该步骤包含选择性生长该接点冶金材料于该等接面区之步骤。15.如申请专利范围第1项之方法,其中构成该电介质封盖层之该步骤包含下列步骤:该电介质封盖之材料之覆盖沉积及平坦化。16.如申请专利范围第1项之方法,其中构成该电介质封盖层之该步骤包含下列步骤:藉由一制程来生长该封盖层于接点冶金顶部表面,且该制程是自包含氧化及氮化之群组选出。17.如申请专利范围第16项之方法,其中该氧化是热氧化或阳极氧化。18.如申请专利范围第1项之方法,且该方法进一步包含构成电介质侧壁间隔层于牺牲闸型结构之步骤,且该等电介质间聩层是利用一材料来构成,而该材料极不同于该牺牲闸型结构之材料。19.如申请专利范围第1项之方法,且该方法进一步包含下列步骤:藉由一制程来生长电介质侧壁间隔层于该源极及汲极接点冶金之侧壁,且该制程是自包含氧化及氮化之群组选出。20.如申请专利范围第19项之方法,其中该氧化是热氧化或阳极氧化。21.一种用以构成场效应电晶体之方法,且该种方法包含下列步骤:构成至少一牺牲层于半导体基质之至少一表面;使得该至少一牺牲层图样化以构成一牺牲闸型结构,且该结构为暴露之基质区所围绕;构成掺杂质之半导体接面区于该等暴露之基质区之该牺牲闸型结构的相对侧;选择性构成源极及汲极接点冶金于该等接面区;选择性构成一电介质封盖于该源极及汲极接点冶金;去除该牺牲闸型结构至该基质之该等暴露下区,与该源极及汲极接点冶金之侧壁;沉积一闸极电介质以覆盖该等暴露之基质区,与该源极及汲极接点冶金之侧壁及顶部;构成一导电层于该闸极电介质之所有表面,且该导电层也几乎填满先前为牺牲闸型结构所占用之体积;及使得该导电层图样化以界定一闸电极。22.一种场效应电晶体,且该种场效应电晶体包含:一半导体基质;二分隔之掺杂质半导体区,且该二半导体区构成源极及汲极接面区,且界定位于该二区间之一通道基质区;位于该乖接面区之上之第一导电层,且该第一导电层构成源极及汲极接点冶金;位于该接点冶金之顶部表面之第一电介质层;一位于该通道基质区且延伸通过该接点冶金之侧壁及顶部表面之闸极电介质;及一具有T-型横截面之闸极,且该闸极包含第二导电层,而该第二导电层位于该闸极电介质,且延伸通过第一电介质层与源极及汲极接点冶金之部份。23.一种场效应电晶体,且该种场效应电晶体包含如申请专利范围第22项之结构,且该结构进一步包含位于闸极电介质及接点冶金之侧壁间之电介质侧壁间隔层。24.一种场效应电晶体,且该种场效应电晶体包含如申请专利范围第22项之结构,且该结构在侧壁或源极/汲极顶部未具有闸极电介质。25.一种场效应电晶体,且该种场效应电晶体包含如申请专利范围第23项之结构,且该结构在侧壁或源极/汲极顶部未具有闸极电介质。26.一种用以构成场效应电晶体之方法,且该种方法包含下列步骤:构成至少一牺牲层于一单晶半导体基质;使得该至少一牺牲层图样化以构成一牺牲闸型结构,且该结构为暴露之基质区所围绕;构成掺杂质之半导体接面区于该等暴露之基质区之该牺牲闸型结构的相对侧;构成源极及汲极接点冶金于该等接面区,且该接点冶金之厚度小于该闸型结构之厚度;选择性构成一电介质封盖层于该源极及汲极接点冶金之诸区,其中该电介质封盖层具有一顶部表面,且该顶部表面几乎与该牺牲闸型表面之顶部表面等高;去除该牺牲闸型结构至该基质之该等暴露下区,与该源极及汲极接点冶金之侧壁;沉积一闸极电介质以覆盖该等暴露之基质区,但不覆盖该源极及汲极接点冶金之侧壁;构成电介质侧壁间隔层于该源极及汲极接点冶金之该等侧壁;构成一导电层于该闸极电介质与该源极及汲极接点冶金,且该导电层也几乎填满先前为牺牲闸型结构所占用之体积;及使得该导电层图样化以界定一闸电极。27.如申请专利范围第26项之方法,其中构成该等电介质侧壁间聩层于该源极及汲极接点冶金之侧壁之该步骤进一步包含选择一间隔层电介质,且该间隔层电介质极为不同于该牺牲闸型结构之材料。28.如申请专利范围第26项之方法,其中构成该等电介质侧壁间隔层于该源极及汲极接点冶金之侧壁之该步骤是藉由一制程来达成,且该制程是自包含氧化及氮化之群组选出。29.如申请专利范围第28项之方法,其中该氧化是热氧化或阳极氧化。图式简单说明:第一图是用以展示构成第五图之实例之早期步骤的横截面图。第二图是在蚀刻步骤以后之第一图结构之横截面图。第三图是第二图沿线30-30之顶视图。第四图A-第四图H是用以展示构成第五图所示之实例之其他步骤的横截面图。第五图是本发明之一实例之横截面图。第六图A-第六图D是用以展示二方法之横截面图,且该二方法是利用第二图之结构来产生第四图A之淡接面区;且该二方法包含离子布植及随后之活化或气浸雷射杂质化。第七图A-第七图B是用以展示另一方法之横截面图,且该方法是利用第二图之结构来产生第四图A之浅接面区;且该方法包含原址杂质化半导体之空间选择性外延生长。第八图A-第八图C是用以展示另一方法之横截面图,且该方法是用以产生第四图A之浅接面区;且该方法包含原址杂质化半导体之覆盖外延生长,及随后之自通道以上之区域选择性去除该覆盖外延生长。第九图A-第九图E是用以展示本发明之一较佳方法之横截面图,且该较佳方法是用以构成自我校准,绝缘之封装提高源极/汲极接点。 |
