| 主权项 |
1.一种用以处理基板之半导体用电浆处理反应器, 包含: 处理室; 上电极,架构以连接至具有第一射频频率的第一射 频电力源; 下电极,架构以连接至具有第二射频频率的第二射 频电力源,而第二射频频率是低于第一射频频率; 绝缘罩,刻画出该处理室的内部,该绝缘罩是架构 以电浮接于处理过程中;及 多孔的电浆密封环,配置在下电极的外周围的外侧 ,该多孔的电浆密封环上表面是配置在基板上表面 的下方,并架构以电接地于该处理过程中。2.如申 请专利范围第1项之电浆处理反应器,另包含集中 环,其配置在该下电极的该外周围,并邻接该多孔 的电浆密封环。3.如申请专利范围第1项之电浆处 理反应器,其中该上与下电极之间的距离是可调整 的。4.如申请专利范围第1项之电浆处理反应器,其 中该上电极包含有数个气体分配通孔。5.如申请 专利范围第1项之电浆处理反应器,其中该第一频 率约为27MHz。6.如申请专利范围第1项之电浆处理 反应器,其中该下电极代表静电夹头。7.如申请专 利范围第1项之电浆处理反应器,其中该第二频率 约为2MHz。8.如申请专利范围第1项之电浆处理反应 器,其中该上与下电极之间的距离是可调整在0.5与 2寸之间。9.如申请专利范围第1项之电浆处理反应 器,其中该绝缘罩是在该处理过程中以藉由存在于 该处理室内的电浆实质抗蚀之材料形成。10.如申 请专利范围第1项之电浆处理反应器,其中该多孔 的电浆密封环的外直径是小于该绝缘罩的内直径 。11.如申请专利范围第1项之电浆处理反应器,其 中该多孔的电浆密封环的外直径是大于该绝缘罩 的内直径。12.如申请专利范围第1项之电浆处理反 应器,其中该多孔的电浆密封环具有约1/4至2寸之 间的厚度。13.如申请专利范围第1项之电浆处理反 应器,其中该多孔的电浆密封环是以导体形成,此 导体是在该处理过程中藉由存在于该处理室内的 电浆实质地抗蚀,或实质地不会提供金属污染。14. 如申请专利范围第1项之电浆处理反应器,其中该 多孔的电浆密封环具有数个穿孔,其架构以使来自 该处理过程的副产品气体通过,同时使电浆实质地 受限于至少由该绝缘罩、该基板及该多孔的电浆 密封环所界定的容积。15.如申请专利范围第14项 之电浆处理反应器,其中该多孔的电浆密封环的穿 孔是具有圆形直径的穿孔。16.如申请专利范围第 15项之电浆处理反应器,其中该圆形穿孔是在约1/16 至1/8寸之间。17.如申请专利范围第14项之电浆处 理反应器,其中该多孔的电浆密封环的穿孔是沟槽 形穿孔。18.如申请专利范围第17项之电浆处理反 应器,其中该沟槽形穿孔具有约1/32至1/8寸的宽度 。19.如申请专利范围第14项之电浆处理反应器,其 中该多孔的电浆密封环的穿孔是同心环穿孔。20. 如申请专利范围第19项之电浆处理反应器,其中数 个邻接的该同心环穿孔之间的空隙分隔有约1/32至 1/8寸。21.如申请专利范围第1项之电浆处理反应器 ,其中该多孔的电浆密封环上表面是配置在该基板 上表面的下方小于4寸的位置。22.如申请专利范围 第1项之电浆处理反应器,其中该多孔的电浆密封 环的开口区域百分比约为20%。23.如申请专利范围 第1项之电浆处理反应器,其中该多孔的电浆密封 环的开口区域百分比约为50%。24.一种架构以配置 在处理过程中的电浆处理反应器内之多孔的电浆 密封环,包含: 具有内与外直径的传导环,该内直径具有围绕该电 浆处理反应器中的电极之尺寸,该传导环是电接地 于该处理过程中,该传导环具有数个穿孔于其中, 该数个穿孔具有使来自该处理过程中的副产品气 体通过之尺寸,同时使电浆实质地受限于该传导环 的上游侧。25.如申请专利范围第24项之多孔的电 浆密封环,其中该传导环具有约1/4至2寸之间的厚 度。26.如申请专利范围第24项之多孔的电浆密封 环,其中该传导环是在处理过程中以藉由存在于该 处理室内的电浆实质地抗蚀之导体形成。27.如申 请专利范围第24项之多孔的电浆密封环,其中该多 孔的电浆密封环的穿孔是圆形的穿孔。28.如申请 专利范围第27项之多孔的电浆密封环,其中该圆形 穿孔是在约1/16至1/8寸之间。29.如申请专利范围第 24项之多孔的电浆密封环,其中该多孔的电浆密封 环的穿孔是沟槽形穿孔。30.如申请专利范围第29 项之多孔的电浆密封环,其中该沟槽形穿孔具有约 1/32至1/8寸的宽度。31.如申请专利范围第24项之多 孔的电浆密封环,其中该多孔的电浆密封环的穿孔 是同心环穿孔。32.如申请专利范围第31项之多孔 的电浆密封环,其中数个邻接的该同心环穿孔之间 的空隙是在约1/32至1/8寸之间。33.如申请专利范围 第24项之多孔的电浆密封环,其中该多孔的电浆密 封环的开口区域百分比约为20%。34.如申请专利范 围第24项之多孔的电浆密封环,其中该多孔的电浆 密封环的开口区域百分比约为50%。图式简单说明: 第一图解说基板层的横截面,其表示包含有典型半 导体积体电路的蚀刻的层,此半导体积体电路包含 二氧化矽层。 第二图是习知电浆处理反应器的简图。 第三图是实施本发明的电浆处理反应器的简图。 第四图是实施本发明的电浆处理反应器的上视图 。 第五图a至第五图c是依据本发明实施例解说多孔 的电浆密封环的不同栅格设计。 |
