| 主权项 |
1.一种串列存取记忆体之位址计数器的测试方法, 与一时序信号同步操作,该方法包括下列步骤: 将该计数器预设一初値; 随着该时序信号的增加,该计数器亦同步增加; 计算该时序信号的数目,直到该计数器输出一进位 信号为止,以提供一实际计数値; 将该实际计数値与预先计算过的一参考値比较;以 及 以比较后的结果为基准,决定该控制器是否为一般 操作。2.如申请专利范围第1项所述之方法,其中 该时序信号的数目自该初値开始直至该计数器输 出该进位信号为止,经预先计算该时序信号的数目 后,可得知该参考値。3.一种串列存取记忆体之位 址计数器的测试装置,该计数器与一时序信号同步 增加,当该计数器溢位时输出一进位信号,该装置 包括: 一重置电路,将该计数器重置在一预定初値上; 一计数器电路,当接收到该时序信号时便同步计算 该时序信号的数目,直到该计数器输出该进位信号 为止,以提供一实际计数値;以及 一比较器,将该实际计数値与经预先计算后的一参 考値比较,其中 该控制器系依据比较后的结果,而决定是否为一般 操作。4.一种串列存取记忆体,与一时序信号同步 操作,包括: 一记忆体阵列,用以储存预定的一资料; 一位址计数器,与该时序信号同步增加,溢位时输 出一进位信号;以及 一输出电路,在该记忆体阵列提供的该资料与该位 址计数器提供的该进位信号当中二者择一后输出, 当该位址计数器执行一测试时该输出电路选择该 进位信号输出,当该位址计数器不执行该测试时该 输出电路选择该资料输出。5.如申请专利范围第4 项所述之该串列存取记忆体,更包括: 一进位输出端,该进位输出端与该输出电路连接用 以输出该进位信号;以及 一资料输出端,该资料输出端与该输出电路连接用 以输出该资料。6.如申请专利范围第5项所述之该 串列存取记忆体,更包括: 一测试端,一测试信号经由该测试端送至该输出电 路,该测试信号用以显示该位址计数器的测试需求 ,其中 该输出电路当接收到该测试信号后,旋即在该资料 与该进位信号二者当中选择其一。7.如申请专利 范围第4项所述之该串列存取记忆体,更包括: 一信号输出端,将该进位信号与该资料二者择一后 ,经由该信号输出端输出。8.如申请专利范围第4项 所述之该串列存取记忆体,更包括: 一位址暂存器,用以将该位址计数器设定为一所需 的初値。9.一种一串列存取记忆体与一测试装置 的组合方式,其中 该串列存取记忆体,与一时序信号同步操作,包括: (1)一记忆体阵列,用以储存预定的一资料; (2)一位址计数器,与该时序信号同步增加,溢位时 输出一进位信号;以及 (3)一输出电路,在该记忆体阵列提供的该资料与该 位址计数器提供的该进位信号当中二者择一后输 出,当该位址计数器执行一测试时该输出电路选择 该进位信号输出,当该位址计数器不执行该测试时 该输出电路选择该资料输出; 该测试装置包括: (1)一重置电路,将该计数器重置在一预定初値上; (2)一计数器电路,当接收到该时序信号时便同步计 算该时序信号的数目,直到该计数器输出该进位信 号为止,以提供一实际计数値;以及 (3)一比较器,将该实际计数値与经预先计算后的一 参考値比较,其中 该控制器系依据比较后的结果,而决定是否为一般 操作。10.如申请专利范围第9项所述之组合方式, 其中 该串列存取记忆体更包括一进位输出端,该进位输 出端与该输出电路连接用以输出该进位信号;以及 一资料输出端,该资料输出端与该输出电路连接用 以输出该资料。11.如申请专利范围第9项所述之组 合方式,其中 该串列存取记忆体更包括一测试端,一测试信号经 由该测试端送至该输出电路,该测试信号用以显示 该位址计数器的测试需求,其中 该输出电路当接收到该测试信号后,旋即在该资料 与该进位信号二者当中选择其一。12.如申请专利 范围第9项所述之组合方式,其中 该串列存取记忆体更包括一信号输出端,将该进位 信号与该资料二者择一后,经由该信号输出端输出 。13.如申请专利范围第9项所述之组合方式,其中 该串列存取记忆体更包括一位址暂存器,用以将该 位址计数器设定为一所需的初値。图式简单说明: 第一图是串列存取记忆体及记忆体测试器之方块 图; 第二图是第一图中记忆体测试器之方块图; 第三图是第一图之操作流程图; 第四图是第一图之操作时序图; 第五图是另一种串列存取记忆体及记忆体测试器 之方块图;以及 第六图是再一种串列存取记忆体及记忆体测试器 之方块图。 |
