| 主权项 |
1.一种减少蚀刻次数的双嵌镶铜制程,包括下列步骤:(a)提供一表面已形成有一金属层间介电层以及下层结构的基板,所述金属层间介电层其下有一蚀刻终止层;(b)利用两种不同光学敏感特性(sensitivity)的光阻分别定义出介层孔与沟槽的光阻图案;(c)进行第一次蚀刻将所述光阻图案的轮廓复制到所述金属层间介电层上;(d)进行第二次蚀刻,将所述蚀刻终止层除去,打开与下层结构接触的窗口;(e)形成一铜金属层以填满所述介层孔与沟槽,并除去基板表面多余的铜金属层。2.如申请专利范围第1项所述减少蚀刻次数的双嵌镶铜制程,更包括形成一抗反射层于所述金属层间介电层表面的步骤。3.如申请专利范围第1项所述减少蚀刻次数的双嵌镶铜制程,其中所述两种不同光学敏感特性(sensitivity)的光阻分别是I-line(=365nm)及深紫外线(DUV)(=248nm)的光阻。4.如申请专利范围第1项所述减少蚀刻次数的双嵌镶铜制程,其中所述金属层间介电层是氧化矽。5.如申请专利范围第1项所述减少蚀刻次数的双嵌镶铜制程,其中所述金属层间介电层是低介电系数(low k)介电层材质。6.如申请专利范围第1项所述减少蚀刻次数的双嵌镶铜制程,其中所述蚀刻终止层是氮化矽。7.一种减少蚀刻次数的双嵌镶铜制程,包括下列步骤:(a)提供一表面已形成有一金属层间介电层以及下层结构的基板;(b)利用两种不同光学敏感特性(sensitivity)的光阻分别定义出介层孔与沟槽的光阻图案;(c)进行蚀刻将所述光阻图案的轮廓复制到所述金属层间介电层上;(d)形成一铜金属层以填满所述介层孔与沟槽,并除去基板表面多余的铜金属层。8.如申请专利范围第7项所述减少蚀刻次数的双嵌镶铜制程,更包括形成一抗反射层于所述金属层间介电层表面的步骤。9.如申请专利范围第7项所述减少蚀刻次数的双嵌镶铜制程,其中所述两种不同光学敏感特性(sensitivity)的光阻分别是I-line(=365nm)及深紫外线(DUV)(=248nm)的光阻。10.如申请专利范围第7项所述减少蚀刻次数的双嵌镶铜制程,其中所述金属层间介电层是氧化矽。11.如申请专利范围第7项所述减少蚀刻次数的双嵌镶铜制程,其中所述金属层间介电层是低介电系数(low k)介电层材质。12.一种减少蚀刻次数的多重图案定义方法,包括下列步骤:(a)提供一表面已形成有一层间介电层的基板;(b)利用两种不同光学敏感特性(sensi-tivity)的光阻分别定义出两种不同的光阻图案;(c)进行蚀刻将所述光阻图案的轮廓复制到所述层间介电层上。13.如申请专利范围第12项所述减少蚀刻次数的多重图案定义方法,更包括形成一抗反射层于所述层间介电层表面的步骤。14.如申请专利范围第13项所述减少蚀刻次数的多重图案定义方法,其中所述抗反射层是氧化氮化矽。15.如申请专利范围第12项所述减少蚀刻次数的多重图案定义方法,其中所述两种不同光学敏感特性(sensitivity)的光阻分别是I-line(=365nm)及深紫外线(DUV)(=248nm)的光阻。16.如申请专利范围第12项所述减少蚀刻次数的多重图案定义方法,其中所述层间介电层是氧化矽。17.如申请专利范围第12项所述减少蚀刻次数的多重图案定义方法,其中所述层间介电层是低介电系数(low k)介电层材质。图式简单说明:第一图A到第一图D为习知技艺双嵌镶铜制程的制程剖面示意图。第二图A到第二图C为本发明实施例双嵌镶铜制程的制程剖面示意图。 |
