| 主权项 |
1.一种高压金属氧化半导体电晶体元件之制造方法,至少包括;提供一半导体基底;形成一闸氧化层于该半导体基底上方;沉积一多晶矽层于该闸氧化层上方;形成一光阻层于该多晶矽层与闸氧化层上方,且蚀刻该多晶矽层与闸氧化层系用以定义一高压金属氧化半导体电晶体之闸极位置;移除该光阻层;利用高密度电浆化学气相沉积法边沉积及边蚀刻方式,形成三角形外形之一介电层于该半导体基底上方,在此该介电层在该闸极位置上之形状为三角型;植入第一掺杂离子于该半导体基底内部,以形成一梯度掺杂区域于该半导体基底内部;及植入第二掺杂离子于该梯度掺杂内部,以形成一源/汲极,该植入第二掺杂离子之离子浓度大于该第一掺杂离子。2.如申请专利范围第1项之方法,其中上述之介电质层至少包含二氧化矽层。3.如申请专利范围第1项之方法,其中上述之第一掺杂离子系为N型篱子。4.如申请专利范围第1项之方法,其中上述之第二掺杂离子系为N型离子,且浓度较该第一掺杂离子之浓度高。5.如申请专利范围第1项之方法,其中上述之介电质层其厚度约为200至5000埃。6.一种高压金属氧化半导体电晶体元件之制造方法,至少包括:提供一矽底材;形成一闸氧化层于该矽底材上方;沉积一多晶矽层于该闸氧化层上方;形成一光阻层于该多晶矽层与闸氧化层上方,且蚀刻该多晶矽层与闸氧化层系用以定义一高压金属氧化半导体电晶体之闸极位置;移除该光阻层;利用高密度电浆化学气相沉积法边沉积及边蚀刻以形成三角形外形之一介电层于该矽底材上方,在此该介电层在该闸极位置上之形状为三角型;植入一第一离子于该矽底材内部,以形成一梯度掺杂于该矽底材内部;及植入一第二离子于该梯度掺杂内部,以形成一源/汲极。7.如申请专利范围第6项之方法,其中上述之第一离子至少包含磷离子。8.如申请专利范围第6项所述之方法,其中上述之第一离子能量约100至1000KeV。9.如申请专利范围第6项之方法,其中上述之第二离子至少包含磷离子及砷离子。10.如申请专利范围第9项之方法,其中上述之第二离子能量约100至1000KeV。11.如申请专利范围第6项之方法,其中上述之第二离子的浓度大于该第一离子的浓度。12.如申请专利范围第6项之方法,其中上述之介电质层至少包含二氧化矽层。13.如申请专利范围第6项乙方法,其中上述之介电质层其厚度约为200至5000埃。图式简单说明:第一图A至第一图D系一习知高压金属氧化半导体电晶体各基本步骤的横截面示意图。第二图系本发明实施例中高压金属氧化半导体电晶体之各步骤的动作示意图,其包含闸极结构之形成。第三图系本发明实施例中高压金属氧化半导体电晶体之各步骤的动作示意图,其包含介电质层之形成。第四图系本发明实施例中高压金属氧化半导体电晶体之各步骤的动作示意图,其包含梯度掺杂区域之形成。第五图系本发明实施例中高压金属氧化半导体电晶体之各步骤的动作示意图,其包含源/汲极之形成。第六图系本发明实施例中高压金属氧化半导体电晶体之各步骤的动作示意图,其包含介电质层之移除。 |
