| 主权项 |
1.一半导体记忆装置包含:一组资料输入/输出线(GIO及GIO);一资料放大器电路(11,12),其连接到该资料输入/输出线,以放大该资料输入/输出线的电压;一资料保存电路(17,18),其连接到该资料放大器电路,以维持该资料放大器电路的输出信号(D1,D1);以及一资料决定电路(19),其连接于该资料保存电路以及该资料放大器电路之间,以在该资料保存电路保存了该资料放大器电路的输出信号、并传送该资料决定信号到该资料放大器电路后,产生一资料决定信号SD,使得该资料放大器电路的运作中断。2.如申请专利范围第1项所述之一半导体记忆装置,其中当该资料保存电路保存该资料放大器电路的输出信号达一固定时段()之后,该资料决定电路将产生该资料决定信号。3.如申请专利范围第1项所述之一半导体记忆装置,其中该资料保存电路以及该资料决定电路在接收一预充电信号(PIO)之后会被重定。4.如申请专利范围第1项所述之一半导体记忆装置,其中该资料放大器电路包含:第一电流镜式差动放大器(11),用以放大该资料输入/输出线间的第一组输出电压差;以及第二电流镜式差动放大器(12),用以放大该资料输入/输出线间和该第一组相反的第二组输出电压差;该第一组及第二组电流镜式差动放大器系由该资料决定电路所操作。5.如申请专利范围第3项所述之一半导体记忆装置,其中该资料保存电路包含:第一正反器(17),其连接到该第一电流镜式差动放大器的输出端,并设有一设定端以接受该第一电流镜式差动放大器的输出信号(D1),以及一重定端以接受预充电信号(PIO);以及第二正反器(18),其连接到该第二电流镜式差动放大器的输出端,并设有一设定端以接受该第二电流镜式差动放大器的输出信号(D1),以及一重定端以接受该预充电信号。6.如申请专利范围第5项所述之一半导体记忆装置,其中第一正反器和第二正反器分别包含:第一NAND电路(171.181),其具有第一输入端连接到该设定端以及第二输入端;一延迟电路(173.183),其连接到该第一NAND电路的输出端;以及第二NAND电路(172.182),其具有第一输入端以接收该预充电信号,与第二输入端连接到该延迟电路。7.如申请专利范围第6项所述之一半导体记忆装置,其中该资料决定电路连接到该第一及第二正反器的该第二NAND电路的输出端。8.如申请专利范围第6项所述之一半导体记忆装置,其中该资料决定电路包含一AND电路,其具有第一及第二输入端分别连接到该第一及第二正反器的该NAND电路的输出端,以及第三输入端以接收该预充电信号。9.如申请专利范围第6项所述之一半导体记忆装置,尚包含:一均压器(2'),其连接到该资料输入/输出线,用于使该资料输入/输出线的电压均等;以及一控制电路(21),其连接到该资料决定电路及该均压器,用以依据该资料决定信号及该预充电信号来操控该均压器。10.如申请专利范围第1项所述之一半导体记忆装置,尚包含:记忆单元(8-1.8-2);行选择电路(5),其有效地连接到该资料输入/输出线,以从该记忆单元传送资料到该资料输入/输出线;以及行选择驱动器(9),其每个均连接到该资料决定电路以及其中一该行选择电路以驱动该行选择电路。该行选择驱动器系依据该资料决定信号而运作。图式简单说明:第一图为显示一习知半导体记忆装置的电路图。第二图为第一图之动态资料放大器电路的电路图。第三图为显示第二图之动态资料放大器电路的运作的时序图。第四图为显示依据本发明之半导体记忆装置之第一实施例的电路图。第五图A为第四图的动态资料放大器电路的电路图。第五图B为显示第五图A之电路的变形例之电路图。第六图为显示第五图A(5B)的动态资料放大器电路的运作之时序图。第七图为显示依据本发明之半导体记忆装置之第二实施例的电路图;与第八图为显示依据本发明之半导体记忆装置之第三实施例的电路图。 |
