| 主权项 |
1.一种读出放大器驱动电路,系关于参照参照电压将由外部供给之外部电压降压后,作为驱动电压供给读出放大器电路之读出放大器驱动电路;其特征在于包括:差动放大电路,比较该参照电压和所回授之该驱动电压后,产生按照该差値之输出电压;P通道电晶体,该输出电压供给闸极、该外部电压供给源极,在汲极产生该驱动电压;及响应由外部供给之控制信号后令该闸极和基准电压短路之装置。2.如申请专利范围第1项之读出放大器驱动电路,其中,该令短路之装置系具有和该闸极连接之汲极、和该基准电压连接之源极以及被供给该控制信号之闸极之N通道电晶体。3.如申请专利范围第1项或第2项之读出放大器驱动电路,其中,具有用以将作为该参照电压之彼此相异之2种电压切换后供给该差动放大电路之切换装置。4.一种半导体记忆装置,系关于具有多个记忆体单元阵列之半导体记忆装置,其中,在该多个记忆体阵列各自设置读出放大器驱动电路,该读出放大器驱动电路系参照参照电压将由外部供给之外部电压降压后,作为驱动电压供给读出放大器电路之读出放大器驱动电路;其特征在于包括:差动放大电路,比较该参照电压和所回授之该驱动电压后,产生按照该差値之输出电压;P通道电晶体,该输出电压供给闸极、该外部电压供给源极,在汲极产生该驱动电压;及响应由外部供给之控制信号后令该闸极和基准电压短路之装置;使得自同一电源向在该多个记忆体单元阵列各自设置之该读出放大器驱动电路供给该外部电压。5.如申请专利范围第4项之半导体记忆装置,其中,该令短路之装置系具有和该闸极连接之汲极、和该基准电压连接之源极以及被供给该控制信号之闸极之N通道电晶体。6.如申请专利范围第4项或第5项之半导体记忆装置,其中,具有用以将作为该参照电压之彼此相异之2种电压切换后供给该差动放大电路之切换装置。7.一种读出放大器驱动电路之控制方法,系关于控制如申请专利范围第1项之读出放大器驱动电路之方法;其特征在于:在读出放大动作开始时或再写入动作开始时,供给作为该控制信号之单发脉波电压,使得驱动该令短路之装置。8.一种读出放大器驱动电路,系关于在具有各自包含读出放大器和供给该读出放大器电源电压之电源线之多个记忆体单元阵列使用,分别配置于该多个记忆体单元阵列,且作为供给该读出放大器之电源电压之将由外部供给之外部电压(VCC)降压至比外部电压为低之电压的读出放大器驱动电路;其特征在于:具有:差动放大电路:用以输入降压电压位准之第1参照电压和该电源电压后差动放大;P通道电晶体,在其闸极输入该差动放大电路之输出,其源极连接该外部电压,且其汲极连接该电源线;以及将该差动放大电路之输出和基准电压(GND)短路之装置;在读出放大动作开始时以单发令该短路之装置活化。9.如申请专利范围第8项之读出放大器驱动电路,其中:该记忆体单元阵列具有:第1数位线,连接记忆体单元;第2数位线,连接该读出放大器;及N通道电晶体,其源极及汲极分别和该第1数位线及该第2数位线连接,且其闸极和控制线连接;该记忆体单元阵列之动作所采用之方式系在读出放大动作正要开始前将作用于该控制线之控制信号设为低位准,令该N通道电晶体不导通,在读出放大动作后将该控制信号设为高位准,令该N通道电晶体导通;在将该控制信号设为高位准之时刻以单发令该短路之装置活化。10.如申请专利范围第9项之读出放大器驱动电路,其中:该记忆体单元阵列之动作所采用之方式系在将该控制信号设为低位准时将该电源电压设为第1电压,而在将该控制信号设为高位准时将该电源电压控制为比该第1电压低之第2电压;在该差动放大电路之输入具有切换装置,一起输入与该第1电压对应之该第1参照电压和与该第2电压对应之该第2参照电压,使用该控制信号,切换该第1参照电压和该第2参照电压之输入。图式简单说明:第一图系表示本发明之实施例1之电路图。第二图系用以说明第一图之动态型半导体记忆装置之动作之波形图。第三图系表示本发明之别的实施例之电路图。第四图系表示第三图之SAP电路之细节之电路图。第五图系用以说明第三图之动态型半导体记忆装置之动作之波形图。第六图系习知之一般之动态型半导体记忆装置之电路图。第七图系表示第六图之差动放大电路之细节之电路图。第八图系用以说明第六图之动态型半导体记忆装置之动作之波形图。第九图系采用了习知之过驱动方式之动态型半导体记忆装置之电路图。第十图系用以说明第九图之动态型半导体记忆装置之动作之波形图。 |
