| 主权项 |
1.一种形成具位元线上电容器之动态随机存取记忆体的方法,其步骤包含:(a)在一半导体基底上,于第一区域形成隔离区;(b)在所述的半导体基底上且不被所述隔离区所占据的区域,于第二区域形成一闸极介电层;(c)形成字元线结构,所述字元线结构系位于部分所述隔离区的上方,也位于部分所述闸极介电层的上方;(d)在所述的半导体基底上且不被所述字元线结构以及所述隔离区所占据的区域,形成源极/汲极区域;(e)在所述隔离区形成介电质结构;(f)形成低层复晶矽插塞结构,所述低层复晶矽插塞结构系位于所述介电质结构之间隙,也位于所述字元线结构之间;所述低层复晶矽插塞结构位于所述源极/汲极区域的上方,并直接接触所述源极/汲极区域;(g)形成一层氧化矽层;(h)在所述氧化矽层之上方形成位元线结构;(i)形成一经平坦化的介电层以完全填满所述位元线之间的空间,所述介电层系形成在所述位元线结构之上,也在所述低层复晶矽插塞结构之上;(j)在所述经平坦化的介电质上形成一自动对准接触窗的窗口,所述自动对准接触窗的窗口系在位元线结构之间穿透介电层而露出所述位元线结构的侧壁,并裸露出所述低层复晶矽插塞结构的顶部;(k)在所述自动对准接触窗的窗口内形成介电质间隙壁,所述介电质间隙壁系位于所述经平坦化的介电层之侧壁,也位于所述位元线结构的侧壁;(l)在所述自动对准接触窗的窗口内形成高层复晶矽插塞结构,所述高层复晶矽插塞结构系位于所述低层复晶矽插塞结构的上方,并且直接接触所述低层复晶矽插塞结构;以及(m)在所述高层复晶矽插塞结构的上方形成一电容器结构,所述电容器结构并直接接触所述高层复晶矽插塞结构。2.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,其中所述隔离区域系经氧化矽所填满的浅渠沟区域,所述隔离区域形成的方法系先在所述半导体基板上以蚀刻技术形成浅渠沟区域,再以LPCVD或PECVD形成一层氧化矽层将该浅渠沟区域填满,接着以化学机械研磨法将不必要的所述氧化矽层磨去。3.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,其中所述闸极介电层系由氧化矽所构成,所述氧化矽是藉由热氧化法所形成,其厚度介于20至80之间。4.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,所述字元线结构系由复晶矽所构成,首先以LPCVD技术形成一层复晶矽层,其厚度介于800至4000之间,所述复晶矽层的掺杂有两种方法,其中之一系以砷或磷掺入反应气体矽烷,使砷或磷与矽同步沉积;另一方法系先沉积一本质复晶矽层,再以离子布植的技术将砷或磷掺杂入该复晶矽层。5.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,所述介电质结构系氧化矽结构,所述氧化矽结构形成的方法系行以LPCVD或PECVD技术形成一层氧化矽层,其厚度介于2000至8000之间,再以非等向反应性离子蚀刻法定义出氧化矽结构,所使用的反应气体是CHF3。6.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,所述低层复晶矽插塞结构系先以LPCVD技术形成一层复晶矽层,其厚度介于2000至6000之间,所述复晶矽层的掺杂系以砷或磷掺入反应气体矽烷,使砷或磷与矽同步沉积,接着再以化学机械研磨法定义出低层复晶矽插塞结构。7.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,所述位元线结构系由复晶矽所构成,首先以LPCVD技术形成一层复晶矽层,其厚度介于500至4000之间,所述复晶矽层的掺杂有两种方法,其中之一系以砷或磷掺入反应气体矽烷,使砷或磷与矽同步沉积;另一方法系先沉积一本质复晶矽层,再以离子布植的技术将砷或磷掺杂入该复晶矽层。8.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,所述位元线结构可以由钨金属层,矽化钨层,或一复晶矽化金属层(例如由一层矽化钨层覆盖在一层复晶矽上)所形成,上述各导电层皆可用LPCVD形成,其厚度介于500至4000之间。9.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,其中所述经平坦化之介电层系由氧化矽所构成,所述氧化矽是藉由LPCVD或PECVD所形成,其厚度介于2000至8000之间,再以化学机械研磨法进行平坦化处理。10.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,其所述自动对准接触窗的窗口系在所述的平坦化之介电层上所形成,利用非等向反应性离子蚀刻技术,以CHF3为反应气体来蚀刻氧化矽层,藉着氧化矽和裸露氮化矽层15之间约为25比1的高蚀刻选择比,以及氧化矽和第一复晶矽插塞结构之间约为25比1的高蚀刻选择比,以进行蚀刻。11.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,所述介电质间隙壁形成的方法,系先以LPCVD或PECVD技术形成一层氧化矽层,其厚度介于300至2000之间,之后再进行非等向反应性离子蚀刻,所使用的反应气体是CHF3。12.如申请专利范围第1项所述之形成具位元线上电容器之动态随机存取记忆体的方法,所述高层复晶矽插塞结构系先以LPCVD技术形成一层复晶矽层,其厚度介于1000至3000之间,所述复晶矽层的掺杂系以砷或磷掺入反应气体矽烷,使砷或磷与矽同步沉积,接着再以化学机械研磨法定义出高层复晶矽插塞结构。13.一种在半导体基底上形成位元线上电容器的方法,所述位元线上电容器系用于动态随机存取记忆体,本方法的特色在于所形成的自动对准接触窗的窗口系由位元线结构之间穿透,本发明的另一特色在于位元线结构侧壁的介电质间隙壁系在开启自动对准接触窗的窗口之后才形成,其步骤包含:(a)在所述的半导体基底上形成由氧化矽所填充的隔离区;(b)在所述的半导体基底上且不被所述隔离区所占据的区域形成一由氧化矽所构成的闸极介电层;(c)在与所述隔离区相垂直的方向上形成被氮化矽所包覆的字元线结构,所述字元线结构系位于部分所述隔离区的上方,也位于部分所述闸极介电质的上方;(d)在所述的半导体基底上且不被所述字元线结构以及所述隔离区所占据的区域,形成源极/汲极区域;(e)在所述隔离区且不被所述字元线结构所占据的区域形成介电质结构;(f)形成一第一复晶矽层;(g)进行第一次化学机械研磨制程以磨去位于所述氧化矽结构上方的第一复晶矽层,以形成低层复晶矽插塞结构,所述低层复晶矽插塞结构系位于所述介电质结构之间,也位于所述字元线结构之间;所述低层复晶矽插塞结构位于所述源极/汲极区域的上方,并接触所述源极/汲极区域;(h)形成一层氧化矽层;(i)在所述氧化矽层之上方形成位元线结构,该位元线结构包含一由氮化矽所形成的顶盖;(j)形成一层氧化矽层以完全填满所述位元线结构之间的空间;(k)进行第二次化学机械研磨制程以将所述氧化矽层的顶部磨平;(l)在所述氧化矽层上形成一自动对准接触窗的窗口,所述自动对准接触窗的窗口在所述位元线结构之间穿透氧化矽层而露出位元线结构的侧壁,并裸露出所述低层复晶矽插塞结构的顶部;(m)在所述位元线结构的侧壁形成介电质间隙壁,所述位元线结构系裸露于所述自动对准接触窗的窗口内;(n)形成一第二复晶矽层以完全填满所述自动对准接触窗的窗口;(o)进行第三次化学机械研磨制程以去除位于所述氧化矽层上方的第二复晶矽层,以形成高层复晶矽插塞结构,所述高层复晶矽插塞结构系位于所述低层复晶矽插塞结构的上方,并且直接接触所述低层复晶矽插塞结构;以及(p)在所述高层复晶矽插塞结构的上方形成一电容器结构,所述电容器结构并直接接触所述高层复晶矽插塞结构。14.如申请专利范围第13项所述之在半导体基底上形成位元线上电容器的方法,其中所述氧化矽闸极介电层系由藉由热氧化法所形成,其厚度介于20至80之间。15.如申请专利范围第13项所述之在半导体基底上形成位元线上电容器的方法,所述被氮化矽所包覆的字元线结构系由一复晶矽层及其上方的氮化矽所制作而成,首先以LPCVD技术形成一层复晶矽层,其厚度介于800至4000之间,以砷或磷掺入反应气体矽烷,使砷或磷与矽同步沉积而成,之后再以LPCVD或PECVD技术形成一厚度介于500至3000之间的氮化矽层;16.如申请专利范围第13项所述之在半导体基底上形成位元线上电容器的方法,所述被氮化矽所包覆的字元线结构系由一矽化金属层及其上方的氮化矽所制作而成,首先以LPCVD技术形成一层矽化金属层,其厚度介于800至4000之间,以砷或磷掺入反应气体矽烷,使砷或磷与矽同步沉积而成,之后再以LPCVD或PECVD技术形成一厚度介于500至3000之间的氮化矽层;所述矽化金属层可以是矽化钨层。17.如申请专利范围第13项所述之在半导体基底上形成位元线上电容器的方法,所述被氮化矽所包覆的字元线结构尚包含位于字元线结构侧壁的氮化矽间隙壁,形成所述氮化矽间隙壁的方法系先以PECVD或LPCVD技术形成一层氮化矽层,再以非等向反应性离子蚀刻进行回蚀刻而成,以CF4为反应气体。18.如申请专利范围第13项所述之在半导体基底上形成位元线上电容器的方法,所述氧化矽结构形成的方法系先以LPCVD或PECVD技术形成一层氧化矽层,其厚度介于2000至8000之间。19.如申请专利范围第13项所述之在半导体基底上形成位元线上电容器的方法,所述位元线结构系由一复晶矽结构及其上方的氮化矽结构所制作而成,该复晶矽结构系由一复晶矽层制作而得,形成该复晶矽层的方法系利用LPCVD技术以砷或磷掺入反应气体矽烷,使砷或磷与矽同步沉积而成,其厚度介于500至4000之间。20.如申请专利范围第13项所述之在半导体基底上形成位元线上电容器的方法,所述位元线结构系由一矽化钨结构及其上方的氮化矽结构所制作而成,该矽化钨结构系由一矽化钨层制作而得,形成该矽化钨层的方法系利用LPCVD技术沉积而成,其厚度介于500至4000之间。21.如申请专利范围第13项所述之在半导体基底上形成位元线上电容器的方法,其中所述自动对准接触窗的窗口系在所述的氧化层上所形成,利用非等向反应性离子蚀刻技术,以CHF3为反应气体来蚀刻氧化矽层,藉着氧化矽和氮化矽层15之间约为25比1的高蚀刻选择比,以及氧化矽和复晶矽之间约为25比1的高蚀刻选择比,以进行蚀刻。22.如申请专利范围第13项所述之在半导体基底上形成位元线上电容器的方法,所述位于位元线结构侧壁的介电质间隙壁系氧化矽间隙壁,形成该氧化矽间隙壁的方法系先以LPCVD或PECVD技术形成一层氧化矽层,之后再进行非等向反应性离子蚀刻,所使用的反应气体是CHF3。23.一种在半导体基底上形成之位元线上电容器,所述位元线上电容器系用于动态随机存取记忆体,包含:(a)由介电质所填充而成的浅渠沟区域,位于半导体基底上;(b)一闸极介电层,位于半导体基底上且不被所述隔离区所占据的区域;(c)被氮化矽所包覆的字元线结构,位于与所述隔离区相垂直的方向上,所述被氮化矽所包覆字元线结构系位于部分所述隔离区的上方,也位于部分所述闸极介电层的上方;(d)源极/汲极区域,位于所述的半导体基底上且不被所述被氮化矽所包覆的字元线结构以及所述隔离区所占据的区域;(e)介电质结构,位于所述由介电质所填充而成的浅渠沟区域之上方;(f)低层复晶矽插塞结构,位于所述介电质结构之间,也位于所述字元线结构之间;所述低层复晶矽插塞结构位于所述源极/汲极区域的上方,并直接接触所述源极/汲极区域;(g)氧化矽层,所述氧化矽层具有接触窗;(h)具氮化矽顶盖的位元线结构,位于所述氧化矽层之上方;(i)位于平坦氧化矽层上的窗口,该窗口裸露出所述具氮化矽顶盖的位元线结构的侧壁,也裸露出所述低层复晶矽插塞结构的顶部;(j)介电质间隙壁,位于所述具氮化矽顶盖的位元线结构的侧壁;(k)高层复晶矽插塞结构,位于所述平坦氧化矽层上的窗口内,并且位于所述低层复晶矽插塞结构的上方,直接接触所述低层复晶矽插塞结构;以及(l)一电容器结构,位于所述高层复晶矽插塞结构的上方,并直接接触所述高层复晶矽插塞结构。24.如申请专利范围第23项所述之位元线上电容器,其中所述由介电质所填充而成的隔离区系由氧化矽所填充而成的隔离区。25.如申请专利范围第23项所述之位元线上电容器,其中所述被氮化矽包覆的字元线结构系包含一厚度介于500至3000的氮化矽结构,以及位于该氮化矽结构下层厚度介于800至4000的复晶矽结构,并且包含一位于字元线结构侧壁的氮化矽间隙壁。26.如申请专利范围第23项所述之位元线上电容器,其中所述被氮化矽包覆的字元线结构系包含一厚度介于500至3000的氮化矽结构,以及位于该氮化矽结构下层厚度介于500至4000之间的复晶矽结构、钨结构、或矽化钨结构。27.如申请专利范围第23项所述之位元线上电容器,其中所述开启在平坦氧化矽层中的窗口系一自动对准接触窗的窗口,位于位元线结构之间,因此所述位元线结构之侧壁系裸露在该自动对准接触窗的窗口中。28.如申请专利范围第23项所述之位元线上电容器,其中所述位于位元线结构侧壁上的介电质间隙壁系由氧化矽所构成,其厚度介于300至2000之间。图式简单说明:第一图A为本发明中,完成字元线结构之后的顶视图。第一图B为第一图A在A-A方向的剖面示意图。第一图C为第一图A在B-B方向的剖面示意图。第二图A为本发明中,完成氧化矽结构之后的顶视图。第二图B为第二图A在C-C方向的剖面示意图。第二图C为第二图A在D-D方向的剖面示意图。第三图A为本发明中,完成第一复晶矽插塞结构之后的顶视图。第三图B为第三图A在E-E方向的剖面示意图。第三图C为第三图A在F-F方向的剖面示意图。第四图A为本发明中,完成位元线结构之后的顶视图。第四图B为第三图A在G-G方向的剖面示意图。第五图为本发明中,完成自动对准接触窗的窗口之后的剖面示意图。第六图为本发明中,完成氧化矽间隙壁之后的剖面示意图。第七图为本发明中,完成第二复晶矽插塞结构之后的剖面示意图。第八图为本发明实施例完成后的剖面示意图。 |
