| 主权项 |
1.一种具多层导脚之半导体晶片封装,包括:一具有复数个接触焊垫的半导体晶片;复数个第一导脚,包含了与该半导体晶片上的该些接触焊垫电性耦接的内导脚,以及延续自该些内导脚的外导脚;复数个第二导脚,与该些第一导脚之配置重叠且电性绝缘,包含了与该半导体晶片上的该些接触焊垫电性耦接的内导脚,以及延续自该些内导脚的外导脚;以及一铸模,用以封装该半导体及该些第一与第二导脚的内导脚。2.如申请专利范围第1项所述之具多层导脚之半导体晶片封装,其中该些第一导脚之外导脚以90度弯曲,然后再以90度弯向铸模;该些第二导脚之外导脚以90度弯曲,然后再以90度弯离铸模。3.如申请专利范围第1项所述之具多层导脚之半导体晶片封装,其中该些第一导脚与第二导脚分别形成于下层与上层之导脚架中。4.如申请专利范围第1项所述之具多层导脚之半导体晶片封装,其中该些第一导脚之该些内导脚,在接线连接相同的面积之下,其长度较该些第二导脚之该些内导脚来得长。5.一种具多层导脚之半导体晶片封装,包括:一具有复数个接触焊垫的半导体晶片;复数个包含内导脚与外导脚的第一与第二导脚,该些内导脚与该半导体晶片上的该些接触焊垫电性耦接,其配置相互重叠且绝缘,该些外导脚暴露于外且交互配置于同一平面上;以及一铸模,用以封装该半导体及该些第一与第二导脚的内导脚。6.如申请专利范围第5项所述之具多层导脚之半导体晶片封装,其中该些第一与第二导脚分别形成于下层与上层导脚架中。7.如申请专利范围第5项所述之具多层导脚之半导体晶片封装,其中该些第一导脚之该些内导脚,在接线连接相同的面积下,其长度较该些第二导脚之该些内导脚要来得长。8.一种具多层导脚之半导体晶片封装,包括:一具有复数个接焊垫的半导体晶片;复数个包含有内导脚和外导脚之第一导脚,该些内导脚与该半导体晶片上的该些接触焊垫电性耦接,该些内导脚包含了以第一方向延伸的直线部分以及延续自该些直线部分并以预先决定的角度弯曲的斜线部分,而该外导脚以第一方向从该些内导脚的斜线部分延伸出去并暴露于外;复数个包含内导脚和外导脚之第二导脚,该些内导脚包含了与该半导体晶片上的该些接触焊垫电性耦接的直线部分,以及延续自该些直线部分的斜线部分,其以预先决定的角度弯离该些第一导脚的斜线部分,该些内导脚只与该些第一导脚之内导脚的该些直线部分配置重叠且电性绝缘,而该些外导脚与该些第一导脚的该些外导脚位于同一平面;以及一铸模,用以封装该半导体和该些第一导脚与第二导脚之内导脚。9.一种具有多层导脚之晶片上有导脚的封装,包括:一具有复数个靠着较长一边、排列于中央的接触焊垫的半导体晶片;复数个配置于该半导体晶片上的第一导脚,包含与该些接触焊垫电性耦接的内导脚以及延续自该些内导脚且暴露于外的外导脚;复数个与该些第一导脚配置重叠且电性绝缘的第二导脚,该些第二导脚包含了与该半导体晶片上的该些接触焊垫电性耦接的内导脚和延续自该些内导脚且暴露于外的外导脚;以及一铸模,用以封装该半导体晶片和该些第一导脚与第二导脚之内导脚。图式简单说明:第一图是绘示传统半导体记忆体装置的晶片上有导脚(lead-on-chip,LOC)封装部分剖面图。第二图是绘示依据本发明之具多层导脚之半导体晶片封装较佳实施例部分剖面图。第三图是绘示沿第二图之A-A线的剖面图。第四图是绘示依据本发明之具多层导脚之半导体晶片封装其他较佳实施例部分剖面图。第五图是绘示沿第四图之B-B线的剖面图。 |
