| 摘要 |
本发明包含蚀刻第一介电层以形成穿孔于其中，接续沈积矽材质于穿孔之表面，以化学机械研磨磨平,剩下穿孔中之矽材质，然后以之后形成光阻图案以保护预定之记忆胞极板介电层区域，蚀刻未被光阻图案保护之第一介电层,再去除光阻图案，下一步骤为形成电容介电层于矽材质之表面,形成复晶矽层覆盖电容介电层，接着,形成第二介电层于复晶矽层之表面，一光阻涂布于复晶矽层之上,蚀刻部分之光阻用以暴露位于复晶矽层上表面之第二介电层,接着去除被暴露之第二介电层，氧化复晶矽上表面以形成氧化物层于其上，非等向性蚀刻第二介电层以及复晶矽层以定义电容，第三介电层形成以覆盖电容，形成位元线接触穿孔以及记忆胞极板穿孔于第三介电层之中，导电图案形成于第三介电层之上且对准于该位元线接触穿孔及记忆胞极板穿孔。 |
| 主权项 |
1.一种位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,该方法包含:形成第一介电层于晶圆之上;蚀刻该第一介电层以形成穿孔于该第一介电层之中;沈积矽材质于该穿孔之表面;形成光阻图案以保护预定之记忆胞极板介电层区域;蚀刻未被该光阻图案保护之该第一介电层;去除该光阻图案;形成电容介电层于该矽材质之表面;形成复晶矽层覆盖该电容介电层;形成第二介电层于该复晶矽层之表面;涂布光阻于该复晶矽层之上;蚀刻部分之该光阻用以暴露位于该复晶矽层上表面之该第二介电层;去除该被暴露之第二介电层;去除该光阻,残留之该第二介电层位于该复晶矽层之侧避上以暴露该复晶矽之上表面;氧化该复晶矽之上表面以形成氧化物层于其上;非等向性蚀刻该第二介电层以及该复晶矽层以定义电容;形成第三介电层以覆盖该电容;形成位元线接触穿孔以及记忆胞极板穿孔于第三介电层之中;形成第一导电栓于该位元线接触穿孔以及该记忆胞极板穿孔之中;及形成导电图案于第三介电层之上且对准于该位元线接触穿孔及该记忆胞极板穿孔。2.如申请专利范围第1项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,在形成上述之第一介电层之前更包下列步骤:形成复数个电晶体于该晶圆之上;形成第四介电层于该复数个电晶体之上;及形成第二导电栓于该第四介电层之中,其中该穿孔对应于该第二导电栓。3.如申请专利范围第1项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,其中上述之矽材质系包含半球形晶粒矽。4.如申请专利范围第1项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,其中上述之第一介电层包含氧化物层。5.如申请专利范围第4项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,其中上述之第一介电层系利用BOE溶液去除。6.如申请专利范围第4项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,其中上述之第一介电层系利用HF溶液去除。7.如申请专利范围第1项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,其中上述之第二介电层包含氮化物层。8.如申请专利范围第7项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,其中上述之第二介电层系利用热磷酸溶液去除。9.如申请专利范围第1项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,其中上述之第三介电层包含氧化物层。10.如申请专利范围第2项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,其中上述之第四介电层包含氧化物层。11.如申请专利范围第4项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,其中上述之非等向性蚀刻之蚀刻剂为具有氧化物与复晶矽间之高蚀刻选择性。12.如申请专利范围第1项之位元线下电容埋入式动态随机存取记忆体位元线接触之制作方法,其中上述之氧化物层之厚度约为100至300埃。13.如申请专利范围第12项之位元线下电容埋入锇动态随机存取记忆体位元线接触之制作方法,其中上述之氧化物层之厚度约为200埃。14.如申请专利范围第1项之方法,其中上述之氧化温度约为摄氏650-700度。15.如申请专利范围第1项之方法,其中上述之氮化矽层为利用低压化学气相沈积法(Low Pressure Chemical Vapor Deposition;LPCVD)、电浆增强式化学气相沈积法(Plasma EnhanceChemical Vapor Deposition; PECVD)或高密度电浆化学气相沈积法(High Density Plasma Chemical Vapor Deposition; HDPCVD)形成。16.如申请专利范围第15项之方法,其中上述之反应气体为SiH4.NH3.N2.N2O。17.如申请专利范围第15项之方法,其中上述之反应气体为SiH2C12.NH3.N2.N2O。图式简单说明:第一图为COB结构之截面图。第二图为CUB结构之截面图。第三图所示为本发明形成皇冠型电容下电极步骤之半导体晶圆截面图。第四图所示为本发明去除氧化层步骤之半导体晶圆截面图。第五图所示为本发明形成皇冠型电容介电层以及上电极步骤之半导体晶圆截面图。第六图所示为本发明蚀刻氮化矽用以暴露电容极板步骤之半导体晶圆截面图。第七图所示为本发明氧化电容极板上表面步骤之半导体晶圆截面图。第八图所示为本发明利用高选择性蚀刻用以分离电容步骤之半导体晶圆截面图。第九图所示为本发明形成位元线步骤之半导体晶圆截面图。 |
