| 主权项 |
1.一种半导体记忆装置,其系包含:记忆单元,其中设定了从n(n为大于或等于2的整数)种门槛値所选定的其中一门槛値;字线,其连接至该记忆单元的闸极;解码器,用于选定该字线;感测放大器,用于放大该记忆单元的输出;(n-1)个参考单元,其中分别设定了(n-1)种门槛値;(n-1)个参考放大器,用于放大该参考单元各自的输出;(n-1)个差动放大器,用于接收该参考放大个别的输出与该感测放大器的输出;编码器,用于将该(n-1)个差动放大器的输出编码;及位准移动电路,其连接至该字线与供应电压到所有该参考单元的闸极,该电压为比供应到该字线的电压小了相邻门槛电压値的一半。2.如申请专利范围第1项所述之装置,其中该感测放大器系包含:第1传导型的第1电晶体,其具有一端连接至输入端子与另一端连接至输出端子;该第1传导型的第2电晶体,其具有一端连接至电源与另一端连接至该输出端子;反相器,其具有连接至该输入端子的输入与连接至该第1与第2电晶体之闸极的输出;及负载元件,其连接在该输出端子与该电源之间。3.如申请专利范围第2项所述之装置,其中该负载元件为第3电晶体,其具有闸极连接至该输出端子、一端连接至该电源与另一端连接至该输出端子。4.如申请专利范围第2项所述之装置,其中该感测放大器尚包含充电电路,用于充电该输出端子。5.如申请专利范围第4项所述之装置,其中该充电电路系包含:该第1传导型的第4电晶体,其连接在第1节点与该输出端子之间;及该第2传导型的第5电晶体,其连接在该第1节点与该电源之间。6.如申请专利范围第2项所述之装置,其中各自的该参考放大器与该感测放大器有相同的结构。7.如申请专利范围第1项所述之装置,其中该位准移动电路包含2个阻抗元件。8.如申请专利范围第7项所述之装置,其中该2个阻抗元件为电阻器,且该位准移动电路尚包含:该2个阻抗元件串联连接在供应了供应至字线之电压的字电压输入端子与接地线之间;及该2个阻抗元件的连接点,其连接至该参考单元的闸极。9.如申请专利范围第6项所述之装置,其中该位准移动电路尚包含:该第1传导型的第6电晶体,其连接在该连接点与该接地线之间,且其具有供应信号的闸极;及该第2传导型的第7电晶体,其连接在该连接点与该字线之间,且其具有供应该信号的闸极。10.如申请专利范围第9项所述之装置,其中该差动放大器系包含:该第1传导型的第8电晶体,其连接在第2节点与第3节点之间,且其具有供应该感测放大器之输出的闸极;该第1传导型的第9电晶体,其连接在该第2节点与第4节点之间,且其具有供应该参考放大器之输出的闸极;该第2传导型的第10电晶体,其连接在该第3节点与该电源之间,且其具有连接至该第3节点的闸极;该第2传导型的第11电晶体,其连接在该第4节点与该电源之间,且其具有连接至该第3节点的闸极;及该第1传导型的第12电晶体,其连接在该第2节点与接地线之间。11.如申请专利范围第10项所述之装置,其中该差动放大器系包含:该第1传导型的第13电晶体,其连接在接地线与该第12电晶体的闸极之间;该第2传导型的第14电晶体,其连接在该第12电晶体的闸极与第5节点之间;该第2传导型的第15电晶体,其连接在该电源与该第5节点之间,且其具有供应信号的闸极;及该第1传导型的第16电晶体,其连接在该第13及第14电晶体的闸极与接地线之间,且其具有供应该信号的闸极。12.一种半导体记忆装置,其系包含:记忆单元,其中设定了从复数个门槛値所选定的其中一门槛値,该记忆单元具有供应字线电压的闸极电极;至少一个参考单元,其具有从该复数个门槛値选定的一门槛値,该参考单元具有闸极电极;及位准移动电路,其接收该字线电压,与将从该字线电压移动之已移动电压供应到该参考单元的该闸极电极。13.如申请专利范围第12项所述之装置,其中该已移动电压是基于一组该复数个门槛値的差异而分割的。14.如申请专利范围第13项所述之装置,其中该已分割电压比该字线电压小了该复数个门槛値的相邻门槛电压値间之差异的一半。15.如申请专利范围第12项所述之装置尚包含一感测放大器,其系包含:第1传导型的第1电晶体,其具有一端连接至输入端子与另一端连接至输出端子;该第1传导型的第2电晶体,其具有一端连接至电源与另一端连接至该输出端子;反相器,其具有连接至该输入端子的输入与连接至该第1与第2电晶体之闸极的输出;及负载元件,其连接在该输出端子与该电源之间。16.如申请专利范围第15项所述之装置,其中该负载元件为第3电晶体,其具有闸极连接至该输出端子、一端连接至该电源与另一端连接至该输出端子。17.如申请专利范围第15项所述之装置,其中该感测放大器尚包含充电电路,用于充电该输出端子。18.如申请专利范围第17项所述之装置,其中该充电电路系包含:该第1传导型的第4电晶体,其连接在第1节点与该输出端子之间;及该第2传导型的第5电晶体,其连接在该第1节点与该电源之间。19.如申请专利范围第15项所述之装置,尚包含复数个参考放大器,其各自与该感测放大器有相同的结构。20.一种读取资料的方法,其中资料为写在记忆单元,其中设定了由复数个门槛値选定之一门槛値,此方法系包含下列步骤:施加字线电压至该记忆单元;依照该字线电压而施加参考电压至复数个参考单元,该参考电压与该字线电压不同,各该参考单元具有彼此不同的一门槛値,该一门槛値系从该复数个门槛値所选定的;及比较当将该字线电压供应至该记忆单元时流经该记忆单元的电流与当将该参考电压供应至该参考单元时流经各自的该参考单元的电流。21.如申请专利范围第20项所述之方法,其中该参考电压系依一组该复数个门槛値之差异而移位。22.如申请专利范围第21项所述之方法,其中该参考电压比该字线电压小了该复数个门槛値的相邻门槛电压値间之差异的一半。23.一种半导体记忆装置,其系包含:记忆单元,其具有设定的门槛値,其为从复数个门槛値所选定的,该记忆单元被活化时则流通第1电流;至少一个参考单元,当该记忆单元被活化时其流通第2电流;比较机构,用于比较该第1电流与该第2电流;及参考单元电流产生机构,用于产生该第2电流,以将该第2电流的値建立在相邻的电流値之间,其中相邻的电流为从流入对应到该复数个门槛値之各自一个的该记忆单元中的电流所选定,将字线电压供应到该记忆单元中。24.如申请专利范围第23项所述之装置,其中包含位准移动电路的该参考单元电流产生机构产生比该字线电压小了该复数个门槛値的相邻门槛値间之差异的一半之电压至该参考单元的闸极。25.如申请专利范围第24项所述之装置,其中该比较机构系包含:第1机构,其用于产生对应于该第1电流的第1电压;第2机构,其用于产生对应于该第2电流的第2电压;及第3机构,其用于比较该第1电压与该第2电压。26.一种半导体记忆装置,其系包含:记忆单元,将其设定至从复数个门槛値所选定的其中一门槛値;复数个参考单元,将各自的参考单元设定至彼此不同而从该复数个门槛値所选定的一门槛値;及位准移动电路,其基于一组该复数个门槛値之间的差异而供应该参考电压至各自的该参考单元。27.如申请专利范围第26项所述之装置,其中该参考电压比供应至该记忆单元的字线电压小了相邻门槛値的一半。28.如申请专利范围第27项所述之装置,尚包含第1放大器,其对应于设定至该记忆单元的门槛値而产生第1电压。29.如申请专利范围第28项所述之装置,其中该第1放大器在当将该字线位准供应至该记忆单元时,基于流进该记忆单元的电流而产生该第1电压。30.如申请专利范围第29项所述之装置,尚包含复数个第2放大器,其对应于该参考单元,各自的第2放大器产生复数个第2电压,其为对应于分别设定在各自的该复数个参考单元中之门槛値。31.如申请专利范围第30项所述之装置,其中各自的该第2放大器在当将该参考电压供应至各自的参考单元时,基于流进个别的参考单元的电流而产生该第2电压。32.如申请专利范围第31项所述之装置,尚包含复数个第3放大器,各自的第3放大器接收该第1电压与该个别的第2电压的其中之一。33.如申请专利范围第32项所述之装置,其中各自的该第1与第2放大器包含充电电路,其用于充电其输出。图式简单说明:第一图为依照本发明之实施例的多値型半导体记忆装置的方块图。第二图为本发明之多値型半导体记忆装置的读取时序图。第三图为依照本发明之实施例的多値型半导体记忆装置的电路图。第四图为显示记忆单元与参考单元的闸极电压与汲极电流之关系的图。第五图为比较依照本发明之多値型半导体记忆装置中参考放大器之输出位准与感测放大器之输出位准的比较图。第六图为习知多値型半导体记忆装置之一例的方块图。第七图为用于第六图所显示之装置的读取时序图。第八图为另一习知多値型半导体记忆装置的电路图。 |
