半导体装置及其制造方法

摘要

本发明提供可实现高速动作之半导体装置。此半导体装置具备:低浓度不纯物领域(3a及3b);在闸氧化膜(6a)介居之下所形成之闸电极(7a);蚀刻停止膜(8a);具有接触孔(lla及llb)且被蚀刻之速率为大于蚀刻停止膜(8a)之层间绝缘膜(10);藉不纯物经接触孔(lla及;填充接触孔(lla及llb)之插塞层(12a及12b)；以及配线层(13a及13b)。

主权项

1.一种半导体装置,其具备有:半导体基板;互相隔开形成于上述半导体基板之表面上之各具有较低之不纯物浓度之一对低浓度不纯物领域;在上述半导体基板上,在闸绝缘膜介居之下,形成于上述一对之低浓度不纯物领域之间之闸电极;覆盖上述闸电极之保护膜;覆盖上述闸电极及上述保护膜且具有延伸至上述低浓度不纯物领域之孔而在使用所指定之蚀刻剂之场合被蚀刻之速率为大于上述保护膜之蚀刻速率之层间绝缘膜;藉一种将不纯物经上述孔注入上述半导体基板之方法所形成之在低浓度不纯物领域内具有较高之不纯物浓度之高浓度不纯物领域;以有以可与上述高浓度不纯物领域在电学上连接之方式填充上述孔之导电层者。2.如申请专利范围第1项之半导体装置,其中该保护膜扬包括氮化膜,而该层间绝缘膜包括氧化膜者。3.如申请专利范围第2项之半导体装置,其中该保护膜为氧氮化矽(SiON)膜及/或氮化矽(SiN)膜,而该层间绝缘膜为二氧化矽(SiO2)膜者。4.如申请专利范围第1项之半导体装置,其中该导电层包括:以可与该高浓度不纯物领域在电学上连接之方式填充该孔之插塞层;以及以可与上述插塞层在电学上连接之方式形成于该层间绝缘膜上之配线层者。5.如申请专利范围第1项之半导体装置,其中该半导体装置为静态型半导体记忆装置者。6.一种半导体装置,其具备有:具有导电领域之半导体基板;具有延伸至上述半导体基板之导电领域之孔之层间绝缘膜;以及以可与上述导电领域在电学上连接之方式填充上述孔之导电层,且上述孔为由上述层间绝缘膜之较高之侧壁及较低之侧壁所界定者。7.如申请专利范围第6项之半导体装置,其又具备:在闸绝缘膜介居之下形成于该半导体基板上之闸电极;覆盖上述闸电极且在使用所指定之蚀刻剂之场合被蚀刻之速率为小于该层间绝缘膜之蚀刻速率之保护膜者。8.如申请专利范围第7项之半导体装置,其中该保护膜包括氧化膜,而该层间绝缘膜包括氧化膜者。9.如申请专利范围第8项之半导体装置,其中该保护膜为氧氮化矽(SiON)膜及/或氮化矽(SiN)膜,而该层间绝缘膜为二氧化矽(SiO2)膜者。10.如申请专利范围第6项之半导体装置,其中该导电领域包括:形成于该闸电极之近旁之具有较低之不纯物浓度之低浓度不纯物领域;以及形成于从该闸电极远离之位置之具有较高之不纯物浓度之高浓度不纯物领域者。11.如申请专利范围第10项之半导体装置,其中该低浓度不纯物领域系藉一种在该闸电极为掩模之下将不纯物注入该半导体基板之方法所形成,且该高浓度不纯物领域系利用一种将不纯物藉由上述孔注入该半导体基板之方法所形成者。12.如申请专利范围第10项之半导体装置,其中该导电层包括:以可与该高浓度不纯物领域在电学上连接之方式填充该孔之插塞层;以及以可与上述插塞层在电学上连接之方式形成于该层间绝缘膜上之配线层者。13.如申请专利范围第6项之半导体装置,其中该半导体装置为静态型半导体记装置者。14.一种制造半导体装置之方法,其具备有下列步骤:在半导体基板上在闸绝缘膜之介居之下形成闸电极之步骤;在上述闸电极为掩模之下将不纯物注入上述半导体基板,以使不纯物浓度较低之一低浓度不纯物领域互相隔开形成于上述半导体基板之表面上之步骤;形成一覆盖上述闸电极及上述半导体基板之保护膜之步骤;形成一覆盖上述闸电极及上述保护膜且在使用所指定之蚀刻剂之场合被蚀刻之速率为大于上述保护膜之蚀刻速率之层间绝缘膜之步骤;在上述层间绝缘膜之蚀刻速率大于上述保护膜之蚀刻速率之条件下施行上述层间绝缘膜之蚀刻以使上述保护膜露出后,在上述保护膜之蚀刻速率大于上述层间绝缘膜之蚀刻速率之条件下施行上述保护膜之蚀刻,以使延伸至上述低浓度不纯物领域之孔形成于上述层间绝缘膜之步骤;将不纯物藉由上述孔注入上述半导体基板,藉此在上述低浓度不纯物领域内形成一具有较高之不纯物浓度之高浓度不纯物领域之步骤;以可填充上述孔之方式将导电材料堆积于上述层间绝缘膜上之步骤;以及施行上述导电材料之蚀刻而使上述孔内残存有上述导电材料,藉此形成一可与上述高浓度不纯物领域在电学上连接之导电层之步骤者。15.一种制造半导体装置之方法,其具备有下述步骤:在一具有导电领域之半导体基板上形成层间绝缘膜之步骤;施行上述层间绝缘膜之蚀刻,藉此在上述层间绝缘膜形成一延伸至上述导电领域且藉互相面对之侧壁所界定之孔之步骤;以可覆盖上述一方之侧壁且可填充上述孔之方式形成光刻胶之步骤;在上述光刻胶为掩模之下,以上述另一方之侧壁之高度可变低之方式除去上述层间绝缘膜之一部分之步骤;以可填充上述孔之方式将导电材料堆积于上述层间绝缘膜上之步骤;以及施行上述导电材料之蚀刻而使上述孔内残存有导电材料,藉此形成一可与上述导电领域在电学上连接之导电层之步骤者。图式简单说明:第一图为依照本发明实施形态1之半导体装置之平面图。第二图为展示沿着第一图中之II-II线所视之断面之图。第三图-第六图为展示第二图所示之半导体装置之制造方法之第1-4步骤之断面图。第七图为依照本发明实施形态2之半导体装置之断面图。第八图-第十图为展示第七图所示之半导体装置之制造方法之第1-3步骤之断面图。第十一图为依照本发明实施形态3之半导体装置之断面图。第十二图、第十三图为展示第十一图所示之半导体装置之制造方法之第1.第2步骤之断面图。第十四图为依照本发明实施形态4之半导体装置之断面图。第十五图-第十七图为展示第十四图所示之半导体装置之制造方法之第1-3步骤之断面图。第十八图为依照本发明实施形态5之半导体装置之断面图。第十九图、第二十图为展示第十八图所示之半导体装置之制造方法之第1.第2步骤之断面图。第二十一图为依照本发明实施形态6之半导体装置之平面图。第二十二图为展示沿着第二十一图中之XXII-XXII线所视之断面之图。第二十三图为习知之半导体装置之断面图。