| 主权项 |
1.一种双镶嵌结构的制作方法,适用于具有导电区域的半导体基底,且上述双镶嵌结构的制作方法包括下列步骤:在上述半导体基底上依序形成一第1蚀刻停止层、第1介电层、第2蚀刻停止层以及第2介电层;选择性蚀刻上述第2介电层、第2蚀刻停止层及第1介电层直到露出第1蚀刻停止层为止,以形成接触孔;在上述接触孔底部填入i-line光阻材料,以保护上述第1蚀刻停止层;以及选择性蚀刻上述第2介电层直到露出第2蚀刻停止层,以形成一沟槽,而构成双镶嵌结构。2.如申请专利范围第1项所述的双镶嵌结构的制作方法,其中于上述接触孔内填入i-line光阻材料的方法包括下列步骤:全面性涂覆i-line光阻材料于上述第2介电层上及接触孔内;以及回蚀刻上述i-line光阻材料,以形成填入上述接触孔底部的光阻材料。3.如申请专利范围第1项所述的双镶嵌结构的制作方法,其中更包括去除上述接触孔内i-line光阻材料的步骤。4.如申请专利范围第1项所述的双镶嵌结构的制作方法,其中上述第1蚀刻停止层及第2蚀刻停止层为氮化矽或氮氧化矽层。5.如申请专利范围第4项所述的双镶嵌结构的制作方法,其中上述第1介电层及第2介电层为二氧化矽。6.如申请专利范围第1项所述的双镶嵌结构的制作方法,其中更包括在上述第2介电层表面形成防反射遮蔽层。7.如申请专利范围第6项所述的双镶嵌结构的制作方法,其中上述防反射遮蔽层为氮氧化矽或有机底部防反射层。8.如申请专利范围第7项所述的双镶嵌结构的制作方法,其中蚀刻上述沟槽系以光阻层的为罩幕,且去除上述光阻层与去除上述牺牲保护层系同时进行。9.一种双镶嵌结构的制作方法,适用于具有导电部份的半导体基底上,且上述双镶嵌结构的制作方法包括下列步骤:于上述半导体基底上依序形成第1蚀刻停止层、第1介电层、第2蚀刻停止层以及第2介电层;经由上述第2介电层、第2蚀刻停止层及第1介电层而蚀刻至上述第1蚀刻停止层,以形成接触孔;于上述第2介电层及接触孔内形成牺牲保护层;以及经由上述第2介电层而蚀刻至上述第2蚀刻停止层,以形成沟槽,同时以于上述接触孔内的牺牲保护层来保护上述第1蚀刻停止层。10.如申请专利范围第9项所述的双镶嵌结构的制作方法,其中上述牺牲保护层为有机底部防反射层。11.如申请专利范围第10项所述的双镶嵌结构的制作方法,其中更包括去除上述牺牲保护层的步骤。12.如申请专利范围第11项所述的双镶嵌结构的制作方法,其中上述第1蚀刻停止层及第2蚀刻停止层为氮化矽或氮氧化矽。13.如申请专利范围第12项所述的双镶嵌结构的制作方法,其中上述第1介电层及第2介电层为氧化矽。14.如申请专利范围第9.10.11.12.或13项所述的双镶嵌结构的制作方法,其中蚀刻上述沟槽系以光阻层的为罩幕,且去除上述光阻层与去除上述牺牲保护层系同时进行。图式简单说明:第一图为习知用以填入铜内连线之双镶嵌结构的剖面示意图。第二图A~第二图D为根据本发明实施例之双镶嵌结构的制程剖面示意图。 |
