主权项 |
1.一种多电源静电放电保护电路,配置于一输出入焊垫与一内部电路间,包括:一第一NMOS电晶体,其汲极耦接该输出入焊垫,其闸极耦接一第一电压源;一第二NMOS电晶体,其汲极耦接该第一NMOS电晶体之源极,其闸极耦接一第二电压源;一第三NMOS电晶体,其汲极耦接一电压源焊垫,其闸极耦接该第一电压源;一第四NMOS电晶体,其汲极耦接该第三NMOS电晶体之源极,其闸极耦接该第二电压源;一第一PMOS电晶体,其源极耦接该输出入焊垫,其闸极耦接该第二NMOS电晶体之源极,其汲极耦接一接地电压;以及一第二PMOS电晶体,其源极耦接该电压源焊垫,其闸极耦接该第四NMOS电晶体之源极,其汲极耦接该输出入焊垫;其中,该电压源焊垫耦接至该第一电压源与该第二电压源其中之一。2.如申请专利范围第1项所述之多电源静电放电保护电路,其中该多电源静电放电保护电路适用于P型基底磊晶晶圆上。3.一种多电源静电放电保护电路,配置于一输出入焊垫与一内部电路间,包括:一第一NMOS电晶体,其闸极耦接一第一电压源;一第二NMOS电晶体,其汲极耦接该第一NMOS电晶体之源极,其闸极耦接一第二电压源,其源极耦接一接地电压;一第三NMOS电晶体,其闸极耦接该第一电压源;一第四NMOS电晶体,其汲极耦接该第三NMOS电晶体之源极,其闸极耦接该第二电压源,其源极耦接该接地电压;一第五NMOS电晶体,其汲极耦接该输出入焊垫,其闸极耦接该第一NMOS电晶体之汲极,其源极耦接该接地电压;以及一第六NMOS电晶体,其汲极耦接该电压源焊垫,其闸极耦接该第三NMOS电晶体之汲极,其源极耦接该输出入焊垫;其中,该电压源焊垫耦接至该第一电压源与该第二电压源其中之一。4.如申请专利范围第1项所述之多电源静电放电保护电路,其中该多电源静电放电保护电路适用于N型基底磊晶晶圆上。图式简单说明:第一图绘示的是传统一种静电放电保护电路的电路图;第二图绘示的是第一图之电路架构在P型磊晶晶圆上的剖面图;第三图绘示的是传统一种静电放电电荷耦合保护电路的电路图;第四图绘示的是依照本发明第一较佳实施例的一种多电源静电放电保护电路的电路图;以及第五图绘示的是依照本发明第二较佳实施例的一种多电源静电放电保护电路的电路图。 |