积体电路

摘要

此种积体电路具有一个外部时脉信号(CLKE)用之时脉输入端以及一个在正常操作模式中由内部时时脉信号(CLKI)所控制之输出单元(L),以便使资料(DATA)发送至资料输出端(10)。此外,其具有一个控制单元(DLL)以便由外部时脉信号(CLKE)产生内部时脉信号(CLKI),控制单元具有一种相位偏移单元(PRD),其在正常操作模式中可使此种由控制单元(DLL)所产生之内部时脉信号(CLKI)产生一种相对于外部时脉信号(CLKE)之相位偏移。此外,其具有一种侦测单元(CMP)以便测定资料输出端(l0)上之电容性负载,侦测单元可提供相位偏移单元(PRD)一种相对应之侦测信号(S2)依据此种信号(S2)来调整相位偏移。

主权项

1.一种积体电路,其特征为具有: -一个外部时脉信号(CLKE)用之时脉输入端, -一个在正常操作模式中由内部时脉信号(CLKI)所控 制之输出单元(L),以便使资料(DATA)发送至资料输出 端(10), -一个控制单元(DLL),以便由外部时脉信号(CLKE)产生 一种对此信号(CLKE)而言具有固定相位偏移之内部 时脉信号(CLKI), -控制单元(DLL)具有一种可调整之相位偏移单元(PRD ),利用此单元(PRD)可在测试操作模式中调整上述固 定之相位偏移, -一个侦测单元(CMP),用来在测试操作模式中测定资 料输出端(10)上之电容性负载,其可提供相位偏移 单元(PRD)一种相对应之侦测信号(S2),可依据信号(S2 )来调整上述固定之相位偏移。2.如申请专利范围 第1项之电路,其中 -其输出单元(L)在测试操作模式中可发出一种测试 信号(TEST)至资料输出端(10), -侦测单元(CMP)测得此测试信号(TEST)由输出单元(L) 至资料输出端(10)之传送时间以作为资料输出端上 之电容性负载之一种表示値。3.如申请专利范围 第2项之电路,其中 -其输出单元(L)在测试操作模式中是由外部时脉信 号(CLKE)所控制, -其侦测单元(CMP)具有一种比较单元以便测得外部 时脉信号(CLKE)和此种在测试操作模式中在资料输 出端(10)上可调整之测试信号此二信号之间的相位 偏移, -其控制单元(DLL)须对相位偏移单元(PRD)进行调整, 使所指定之相位偏移基本上是与此种由比较单元 所测得之相位偏移相一致。4.如申请专利范围第3 项之电路,其中 -具有第一输入驱动器(D1),以便传送外部时脉信号( CLKE),其输入端是与时脉输入端相连接且其输出端 是与比较单元之第一输入端相连接以及与输出单 元(L)之时脉输入端相连接, -具有第二输入驱动器(D2),此种在测试操作模式中 在资料输出端(10)上可调整之测试信号传送至驱动 器(D2)之输入端且其输出端是与比较单元之第二输 入端相连接, -外部时脉信号(CLKE)经由第一输入驱动器(D1)之传 送时间以及测试信号经由第二输入驱动器(D2)之传 送时基本上是相同的。5.如申请专利范围第4项之 电路,其中第二输入驱动器(D2)在正常操作模式中 是用来传送此种由外部施加至积体电路之资料。 图式简单说明: 第一图本发明积体电路之第一实施例。 第二图是第一图之实施例之细部图。 第三图本发明第一图另一实施形式之细部图。 第四图是第二图之详细电路图。