| 摘要 |
<p>반도체 소자의 콘택 형성을 위한 콘택 식각시 정렬 오차 등에 의해 트렌치 에지 부분의 트렌치 매입 절연막이 식각되어 실리콘웨이퍼가 드러나는 트렌치 에지 결함을 방지하기 위하여, 실리콘웨이퍼에 트렌치를 형성하여 반도체 소자가 형성될 활성 영역을 정의한 후, 활성 영역에 게이트, 소스/드레인을 가진 모스 트랜지스터를 형성한다. 그리고, 실리콘웨이퍼 전면에 질화막을 증착하고, 트렌치 영역 상부에 트렌치 폭보다 일정 폭 만큼 넓은 마스크 패턴을 형성한 후, 마스크 패턴을 통해 질화막을 블랑켓 식각하여 게이트 측벽에 스페이서를 형성함과 동시에 실리콘웨이퍼 상부의 드러난 질화막을 제거하며, 마스크 패턴을 제거한다. 이후, 실리콘웨이퍼 전면에 PMD 라이너 산화막과 층간 절연막을 증착하고 평탄화한 후, 층간 절연막과 PMD 라이너 산화막을 패터닝하여 콘택 홀을 형성하고, 금속 박막을 증착한 후, 패터닝하여 금속 배선층을 형성하는 것으로, 트렌치 에지 부분에 질화막을 형성함으로써 콘택 홀 식각시 질화막이 식각 정지막 역할을 하므로 종래와 같이 트렌치를 매입하고 있는 산화막이 식각되어 트렌치 상부 에지 부분의 실리콘웨이퍼가 드러나는 트렌치 에지 결함을 효과적으로 방지할 수 있다.</p> |
