相位同步环电路

摘要

本发明的PLL电路中,具备相位比较器20、环路滤波器21、VCO14及环路计数器22并设有输出预测REF(基准信号)的发生位置的HWIN(预测窗口信号)的预测窗口电路23和输出用于检测在HWIN输出时的REF的欠缺,输出用于校正该欠缺的d.REFX(第1校正信号)、和输出用于抵消VAR与d.REFX的相位差的d.VARX(第2校正信号)的欠缺校正电路24,在REF的欠缺时,相位比较器20输出跟VAR与d.REFX的相位差相对应的信号Ph1、Ph2和跟d.REFX与d.VARX的相位差相对应的信号Ph1、Ph2,能够在REF的欠缺时进行适当补偿,在使用具有非常宽的频率可变域的VCO14时也能生成稳定的CLK(时钟)。另外,设有作成使VAR的相位超前1个时钟的门控制信号Gc的电路,设有向相位比较器输出跟REF与VAR的相位差相对应的三状态信号,同时以Gc将其控制在激活状态的三态缓冲器,所以即使REF与VAR的相位差在零附近时,也能向VCO输出与相位差相对应的正确控制电压,在非常宽的频率可变域使用VCO时也能生成稳定的CLK。

主权项

1．一种相位同步环电路包括，具备：比较基准信号与比较信号的相位差，输出与相位差相对应的信号的相位比较器；输出与该相位比较器输出的信号相对应的控制电压的环路滤波器；输出与该环路滤波器输出的控制电压相对应的频率的时钟信号的电压控制振荡器；及把该电压控制振荡器输出的时钟频率分频为1/N(N为整数)作为比较信号向上述相位比较器反馈的环路计数器而构成，其特征在于：还包括设置有输出预测所述基准信号发生位置的预测窗口信号的预测窗口电路；输出用于检测所述预测窗口信号输出时的所述基准信号的欠缺并校正该欠缺的第1校正信号，同时输出用于抵消所述比较信号与所述第1校正信号的相位差的第2校正信号的欠缺补偿电路；以及所述相位比较器输出跟所述比较信号与所述第1校正信号的相位差相对应的信号，同时输出跟所述第1校正信号与第2校正信号的相位差相对应的信号。