发明名称 积层式电子元件之电极端面制程之改进
摘要 一种积层式电子元件之电极端面制程之改进,其主要特征在于:藉由表面被覆保护层及电极端面露出处理制程,可以完全消除见者内电极与端电极接触不良之问题,同时因为内电极于端面已经完全露出,端电极材料可以采用低温型材料,除了大幅提升积层式元件的生产良率之外,亦可降低端电极后制程的能源消耗;对于元件本体材料特殊的元件,更可藉由增加一保护被覆制程,提升元件之信赖性与使用性。
申请公布号 TW439074 申请公布日期 2001.06.07
申请号 TW088121194 申请日期 1999.12.03
申请人 佳邦科技股份有限公司 发明人 徐康能
分类号 H01G4/30 主分类号 H01G4/30
代理机构 代理人 郑再钦 台北巿民生东路三段二十一号十楼
主权项 1.一种积层式电子元件之电极端面制程之改进,其主要特征在于:是种积层式电子元件之电极端面制程之改进,系于积层式电子元件之制造过程中,在本体材料中予以包含内电极的半成品制程完成后,藉由对半成品之端面进行处理,而使内电极之端部露出,再进行端电极之成型者。2.如申请专利范围第1项之积层式电子元件之电极端面制程之改进,其中,所述积层式电子元件之本体被覆一保护层者。3.如申请专利范围第1项或第2项之积层式电子元件之电极端面制程之改进,其中,使内电极外露的端面处理制程系对半成品端面进行机械加工者。4.如申请专利范围第1项或第2项之积层式电子元件之电极端面制程之改进,其中,使内电极外露的端面处理制程系于保护层被覆制程完成后,以机械加工方式实施者。5.如申请专利范围第1项或第2项之积层式电子元件之电极端面制程之改进,其中内电极外露的端面处理制程系对电子元件半成品进行机械加工研磨,再以保护片或治具保护两端露出之内电极,进行保护层被覆实施者。6.如申请专利范围第3项之积层式电子元件之电极端面制程之改进,其中,机械加工方式,可为喷砂研磨、砂纸(盘)研磨、机械研磨、离子撞击研磨、电浆蚀刻研磨、溅射研磨、雷射研磨、化学研磨、蚀刻研磨、捣角研磨、捣碎研磨等各种机械研磨制程。7.如申请专利范围第4项之积层式电子元件之电极端面制程之改进,其中,机械加工方式,可为喷砂研磨、砂纸(盘)研磨、机械研磨、离子撞击研磨、电浆蚀刻研磨、溅射研磨、雷射研磨、化学研磨、蚀刻研磨、捣角研磨、捣碎研磨等各种机械研磨制程。8.如申请专利范围第5项之积层式电子元件之电极端面制程之改进,其中,机械加工方式,可为喷砂研磨、砂纸(盘)研磨、机械研磨、离子撞击研磨、电浆蚀刻研磨、溅射研磨、雷射研磨、化学研磨、蚀刻研磨、捣角研磨、捣碎研磨等各种机械研磨制程。9.如申请专利范围第1项或第2项之积层式电子元件之电极端面制程之改进,其中所述积层式电子元件之端电极系以沾附制程成型者。10.如申请专利范围第4项之积层式电子元件之电极端面制程之改进,其中积层式电子元件之本体被覆一保护层,端电极系以沾附制程成型,并于此端电极上以电镀焊锡介面层者。11.如申请专利范围第1项或第2项之积层式电子元件之电极端面制程之改进,其中所述积层式电子元件之本体为单一元件型者。12.如申请专利范围第1项或第2项之积层式电子元件之电极端面制程之改进,其中所述积层式电子元件之本体为阵列元件型者。图式简单说明:第一图A-第一图C表示习见积层式电子元件之外观图;第二图A-第二图C为电容性元件之结构图,其中第二图A为第二图B为从第一图B之B-B线所视之截面图,第二图C表示内电极与端电极接触不良或开路时,元件不良状况发生;第三图A-第三图C为电感性元件之结构示意图,其中,第三图A为第一图A之A-A线所视之截面图,第三图B为从第一图B之B-B线截面图,第三图C为当内电极与端电极接触不良或开路时之示意图,显示元件电性消失;第四图A1-第五图C2为本发明之实施说明图。
地址 台北巿仁爱路三段一三六号四楼