| 主权项 |
1.一种堆叠陶瓷电容之电路基板实装方法,其特征为对于由交互堆叠由电介质体陶瓷而成之电介质层与内部电极层而形成之直方体形状的素体与,在该素体两端部交互并列接续形成在该内部电极层之内部电极的一对外部端子电极而成之堆叠陶瓷电容之电路基板的实装方法,其中于前述电路基板表面及内面的大略而对称之位置,形成互相导通之电容实装之纹间表面,并于该电路基板表面与内面之纹间表面,各自配置前述堆叠陶瓷电容来导电接续外部电极与纹间表面。2.如申请专利范围第1项之堆叠陶瓷电容之电路基板实装方法,其中将在前述电路基板表面与内面,形成在大略面对称之位置的纹间表面,介由形成在该纹间表面之通孔来进行导电接续。3.一种堆叠陶瓷电容之电路基板实装方法,其特征为对于由交互堆叠由电介质体陶瓷而成之电介质层与内部电极层而形成之直方体形状的素体与,在该素体两端部交互并列接续形成在该内部电极层之内部电极的一对外部端子电极而成之堆叠陶瓷电容之电路基板的实装方法,其中将施加有大略相同电压之同等样式之堆叠陶瓷电容,各自配置在前述电路基板表面及内面的大略面对称之位置。4.如申请专利范围第3项之堆叠陶瓷电容之电路基板实装方法,其中于该电路基板表面及内面的纹间表面,各自配置前述堆叠陶瓷电容来导电接续外部端子电极与纹间表面。5.一种堆叠陶瓷电容之电路基板实装方法,其特征为将由交互堆叠由电介质体陶瓷而成之电介质层与内部电板层所形成之直方体形状之素体与,在该素体交互并列接续形成在该内部电极层之内部电极的外部端子电极而成之堆叠陶瓷电容,对于作为在施加于该堆叠陶瓷电容之施加电压产生变动之电子电路构成构件来采用时之电路基板的实装方法,其中于电路基板表面及内面的大略面对称位置,相互形成电容实装用之纹间表面,并针对在前述电子电路,各自面对称于前述电路基板表面及内面的纹间表面地配置施加有大略相同电极之同等样式之堆叠陶瓷电容来导电接续外部端子与纹间表面。6.一种电路基板,其特征为针对将由交互堆叠由电介质体陶瓷而成之电介质层与内部电极层所形成之直方体形状之素体与,在该素体交互并列接续形成在该内部电极层之内部电极的外部部子电极而成之堆叠陶瓷电容,作为一构成构件来形成包含电子电路之电路基板,其中各自配置施加有大略相同电压之堆叠陶瓷电容于前述电路基板表面及内面的几乎面对称之位置。7.如申请专利范围第6项之电路基板,其中配置在前述电路基板表面及内面的面对称位置之堆叠陶瓷电容系构成为同等样式。8.如申请专利范围第7项之电路基板,其中将前述同等样式之一方的堆叠陶瓷电容的电气机械结合系数设定为另一方堆叠陶瓷电容之电气机械结合系数的70%至130%范围内。9.如申请专利范围第7项之电路基板,其中将前述同等样式之一方的堆叠陶瓷电容的电介质率设定为另一方堆叠陶瓷电容之电介质率的50%至150%范围内。10.如申请专利范围第7项之电路基板,其中前述同等样式之堆叠陶瓷电容系堆叠数大略相同,且将一方的堆叠陶瓷电容的一层厚度设定为另一方堆叠陶瓷电容之一层厚度的70%到130%范围内。11.如申请专利范围第7项之电路基板,其中前述同等样式之堆叠陶瓷电容系堆叠数大略相同,且将一方的堆叠陶瓷电容的堆叠数设定为另一方堆叠陶瓷电容之堆叠数的70%至130%范围内。12.如申请专利范围第7项之电路基板,其中将前述同等样式之一方的堆叠陶瓷电容它各自的长度、宽度、高度设定为另一方堆叠陶瓷电容之长度、宽度、高度的70%至130%范围内。13.如申请专利范围第6项之电路基板,其中配置在前述电路基板表面及内面的面对称位置之堆叠陶瓷电容系被并列接续着。14.如申请专利范围第6项之电路基板,其中配置在前述面对称位置之一方的堆叠陶瓷电容系配置在,往另一方堆叠陶瓷电容之各自的长度方向、宽度方向之方向的位置偏移呈另一方堆叠陶电容之长度、宽度的30%范围内之位置。15.如申请专利范围第6项之电路基板,其中将配置在前述面对称位置之一方的堆叠陶瓷电容的长度方向之中心轴与另一方堆叠陶瓷电容之长度方向的中心轴之形成角度,设定为40度以内。16.如申请专利范围第6项之电路基板,其中前述电子电路系为施加在前述堆叠陶瓷电容之电压为可变之电子电路。17.如申请专利范围第6项之电路基板,其中前述电子电路系为在电源电路之平滑电路,而前述堆叠陶瓷电容系为平滑电容。18.如申请专利范围第6项之电路基板,其中前述电子电路系为可听频率数带之频率,施加于前述堆叠陶瓷电容之施加电压为可变之电子电路。19.如申请专利范围第6项之电路基板,其中针对在前述电子电路,将施加于配置在前述面对称位置之一方的堆叠陶瓷电容之电压値,设定为施加于另一方堆叠陶瓷电容之电压値的80%至120%范围内。20.如申请专利范围第6项之电路基板,其中针对在前述电子电路,将对于施加于配置在前述面对称位置之一方的堆叠陶瓷电容之电压之相位的施加于另一方堆叠陶瓷电容之电压之相位偏移,设定为施加于前述另一方堆叠陶瓷电容之电压于相位周期之20%以内。21.如申请专利范围第6项之电路基板,其中针对前述电子电路,施加直流偏压电压于配置在前述面对称位置之双方的堆叠陶瓷电容,且将施加于一方的堆叠陶瓷电容之直流偏压电压値,设定为施加于另一方堆叠陶瓷电容之直流偏压电压値的80%至120%范围内。图式简单说明:第一图表示针对本发明一实施形态堆叠陶瓷电容之电路基板实装状态之斜示图。第二图表示针对本发明一实施形态堆叠陶瓷电容之电路基板实装状态之侧面剖面图。第三图表示适用针对本发明一实施形态,堆叠陶瓷电容之电路基板实装方法之DC-DC变频器的电路图。第四图说明针对本发明一实施形态堆叠陶瓷电容之振动状态图。 |
