| 主权项 |
1.一种半导体装置,包含一条主要位元线与复数条连接至复数个记忆单元的次要位元线,该复数条次要位元线中之被选取的一条被连接至主要位元线;该半导体装置之特征为:使用同一层之导线架构出该主要位元线与该复数条次要位元线。2.如申请专利范围第1项之半导体装置,其中该主要位元线与该次要位元线两者均由一种金属导线形成。3.如申请专利范围第1项之半导体装置,其中该复数个记忆单元的每一个均包含一个浮置闸极、一个控制闸极、与连接至该次要位元线之扩散层;以及一条用以传递讯号至该控制闸的记忆单元选择字元线乃由不同于该次要为元线所属之导线层所形成;该半导体装置更包含一连接至该记忆单元选取字元线之线状层导线。4.如申请专利范围第1项之半导体装置,其中该复数个记忆单元的每一个均包含第一颗电晶体以及第二颗电晶体;该第一颗电晶体包含了第一层扩散层、第二层扩散层、形成于位于该第一与第二层扩散层之间的通道区域上的浮置闸极、和形成于该浮置闸极之上的控制闸极;该第二颗电晶体包含了该第二层扩散层、第三层扩散层、和形成于该第二层与该第三层扩散层之间的通道之上的选取用闸极;该主要位元线与该复数条次要位元线系由另一层不同之导线层所形成,该导线层不同于传递迅号至该控制闸之记忆单元选取字元线所使用之导线层,亦不同于传递讯号至该选取闸极且用以选取记忆单元选取电晶体之字元线所使用之导线层;且用以连接至各记忆单元选取字元线与用以选取记忆单元选取电晶体之字元线的线状层导线是由另一层导线层所构成,该导线层不同于该记忆单元选取字元线、该用以选取记忆单元选取电晶体之字元线、以及该主要位元线与次要位元线所使用之导线层。5.一种半导体装置,包含:第一层与第二层扩散层,其形成于半导体基板之上;一颗选取电晶体,其包含了一颗记忆单元电晶体以及一个选取闸极,该记忆单元电晶体具有浮置闸极与控制闸极之电晶体,且该浮置闸极与控制闸极彼此串联于该第一与第二扩散层之间;一条记忆单元选取字元线,其传递讯号至该选取闸极;一条用以选取选取电晶体之字元线,其传递迅号至该选取闸;第一层绝缘膜,其覆盖于该记忆单元电晶体、该选取电晶体、该记忆单元选取字元线、以及该用以选取选取电晶体之字元线之上;第一个连接孔,其使该第一扩散层之表面暴露于该第一层绝缘膜中;第一个导电性材料,其填满该第一个连接孔并将其连接至该扩散层;第一与第二线状层导线,其沿着该记忆单元选取字元线与该用以选取记忆单元选取电晶体之字元线以形成于该第一层绝缘膜之上;第二个连接孔,其形成于该第一层绝缘膜之上并将该第一个线状导线层连接至该记忆单元选取字元线;第三个连接孔,其形成于该第一层绝缘膜之上并将该第二个线状导线层连接至该用以选取记忆单元选取电晶体之字元线;第二层绝缘膜,其覆盖于该第一与第二个线状导线层之上;第四个连接孔,其形成于该第二层绝缘膜之上并使第一个连接孔暴露出来;第二个导电性材料,其填满该第四个连接孔并将其连接至该第一个导电性材料;一条次要位元线,其形成于该第二层绝缘膜之上并连接至该第二个导电性材料;一条主要位元线,其形成于该第二层绝缘膜之上;以及一个切换装置,其选择性地将该次要位元线连接至该主要位元线。6.如申请专利范围第5项之半导体装置,其中该主要位元线与该次要位元线与该线状层导线相互交叉形成。7.如申请专利范围第5项之半导体装置,其中该切换装置之组成如下:经由形成于该第二层绝缘层中之第五个连接孔以及对应于第五个连接孔而形成于该第一层绝缘层中之第六个连接孔,将第三扩散层连接至该次要位元线;经由形成于该第二层绝缘层中之第七个连接孔以及对应于第七个连接孔而形成于该第一层绝缘层中之第八个连接孔,将第四扩散层连接至该主要位元线;以及形成于该第三与第四扩散层之间的通道区域上之次要位元线选取闸。8.如申请专利范围第7项之半导体装置,更包含:一条用以选取次要位元线之字元线,其形成于第一层绝缘膜之上且将讯号传递至该次要位元线选取闸;以及第三层线状层导线,其沿着该用以选取次要位元线之字元线之方向形成于该第一层绝缘膜之上并且其连接至该用以选取次要位元线之字元线。9.一种半导体装置,包含:第一层与第二层扩散层,其形成于半导体基板之上;一颗选取电晶体,其包含了一颗具有浮置闸极与控制闸极之电晶体且该浮置闸极与控制闸极彼此串联于该第一与第二扩散层之间,以及一个选取闸极;一条记忆单元选取字元线,其传递讯号至该选取闸极;一条用以选取选取电晶体之字元线,其传递迅号至该选取闸;第一层绝缘膜,其覆盖于该记忆单元电晶体、该选取电晶体、该记忆单元选取字元线、以及该用以选取选取电晶体之字元线之上;第一个连接孔,其使该第一扩散层之表面暴露于该第一层绝缘膜中;第一个导电性材料,其填满该第一个连接孔并将其连接至该扩散层;一条次要位元线,其形成于该第一层绝缘膜之上并连接至该第一个连接孔;第三层与第四层扩散层形成于该半导体基板之上;一颗次要位元线选取电晶体,其拥有一次要位元线选取闸极形成于该第三与第四扩散层之间的通道区域之上;第二个连接孔,相对于该第三层扩散层,其形成于该第一层绝缘膜之上;第二个导电性材料,其填满该第二个连接孔并将该第三层扩散层连接至该次要位元线;第三个连接孔,相对于该第四层扩散层,其形成于该第一层绝缘膜之上;第三个导电性材料,其填满该第三个连接孔并连接至该第四层扩散层;以及一条主要位元线,其形成于该第一层绝缘膜之上并连接至该第三个导电性材料。10.如申请专利范围第9项之半导体装置,更包含:覆盖于该次要位元线与该主要位元线之上的第二层绝缘膜、以及第一层线状层导线,该线状层导线沿着该记忆单元选取字元线之方向形成于该第二层绝缘膜之上并且连接至第四个连接孔,而该孔形成于记忆单元选取字元线与该第二层绝缘膜之上。11.如申请专利范围第10项之半导体装置,更包含第二层线状层导线,该线状层导线沿着用以选取该记忆单元选取电晶体之字元线的方向形成于该第二层绝缘膜之上并且连接至第五个连接孔,而该孔形成于用以选取该记忆单元选取电晶体之字元线与该第二层绝缘膜之上。12.如申请专利范围第10项之半导体装置,更包含第三层线状层导线,该线状层导线沿着次要位元线选取字元线的方向形成于该第二层绝缘膜之上,并且连接至第六个连接孔;而该孔形成于该次要位元线选取字元线与该第二层绝缘膜之上。图式简单说明:第一图为一横剖面图用以显示具备主要位元线与次要位元线的传统装置之架构;第二图用以说明根据本发明第一个实施例所具备之主要位元线与次要位元线的记忆体电路;第三图用以说明本发明第一个实施例之俯视图;第四图为沿着第三图之AA'线之横剖面图;第五图为沿着第三图之BB'线之横剖面图;第六图为俯视图根据本发明第一个实施例用以显示导线的连接情形;第七图(a)为沿着第六图之CC'线之横剖面图;第七图(b)为沿着第六图之DD'线之横剖面图;第七图(c)为沿着第六图之EE'线之横剖面图;第八图(a)至第八图(c)用以说明本发明第一个实施例之制程步骤;第九图(a)至第九图(c)用以说明本发明第一个实施例之制程步骤;第十图为本发明第二个实施例之俯视图;第十一图为沿着第十图之II'线之横剖面图;第十二图为沿着第十图之JJ'线之横剖面图;第十三图为俯视图根据本发明第二个实施例用以显示导线的连接情形;第十四图(a)为沿着第十三图之FF'线之横剖面图;第十四图(b)为沿着第十三图之GG'线之横剖面图;以及第十四图(c)为沿着第十三图之HH'线之横剖面图。 |
