发明名称 半导体装置及其制造方法
摘要 本发明之目的在于提供一种人在与外部机器之界面用与内部回路用必须有2种类以上电源之LlS中,可使MOSFET之驱动能力下降抑制至必要最小限之半导体装置。本发明之特征系在于:以高的电源电压动作且构成与外部机器之界面的回路之MOSFET、Q4之厚闸极绝缘膜27,系使用纯粹的Si02膜,且以低的电源电压动作之构成内部回路之MOSFET Q3的薄的闸极绝缘膜25,乃使用氧氮化物膜。直接施加外部电压之MOSFET的闸极绝缘膜,因使用纯粹的Si02膜,故不会产生因添加氮造成驱动能力下降的问题,且,施加内部电源电压之MOSFET的闸极绝缘膜,因使用氧氮化物膜,故即使为薄膜闸极构造,亦可抑制源自闸极电极之硼的贯穿。
申请公布号 TW439103 申请公布日期 2001.06.07
申请号 TW088122654 申请日期 1999.12.22
申请人 东芝股份有限公司 发明人 松冈 史伦;高桥 稔
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种半导体装置,系于单一之晶片中具备以第一电压进行动作之第1回路、以及以比前述第1电压还低之第2电压进行动作的第2回路,在构成第2回路之p通道型电晶体之闸极电极,使用p型导电型的材料,其特征在于:以SiO2构成形成上述第1回路之电晶体的闸极绝缘膜,构成第2回路之电晶体的闸极绝缘膜系以于SiO2中添加氮之氧氮化物膜所构成者。2.根据申请专利范围第1项之半导体装置,其中构成第1回路之电晶体所使用的闸极绝缘膜的膜厚为5nm以上,构成第2回路之电晶体的闸极绝缘膜之膜厚为5nm以下。3.一种半导体装置之制造方法,系于单一之晶片中形成以第1电压进行动作之第1回路、以及以比前述第1电压还低之第2电压进行动作的第2回路,在构成第2回路之p通道型电晶体的闸极电极中,使用p型导电型的材料,其特征在于具备如下步骤:形成一于SiO2中添加氮之氧氮化物膜作为构成第2回路的电晶体之闸极绝缘膜;于前述氧氮化物膜上形成一构成第2回路之电晶体的闸极电极材料层;形成SiO2膜作为构成第1回路之电晶体的闸极绝缘膜;于前述闸极绝缘膜上形成构成第1回路之电晶体的闸极电极材料层;又,以各别之步骤形成:构成前述第1回路之电晶体的闸极绝缘膜及闸极电极材料层、以及构成前述第2回路之电晶体的闸极绝缘膜及闸极电极材料层。4.根据申请专利范围第3项之半导体装置的制造方法,其中构成第1回路之电晶体的闸极绝缘膜之膜厚为5nm以上,构成第2回路之电晶体的闸极绝缘膜之膜厚为未达5nm。5.根据申请专利范围第3项之半导体装置的制造方法,其中,进一步更具备如下步骤:使用单一之掩模,而将构成第1回路之电晶体的闸极电极材料层与构成第2回路之电晶体的闸极电极材料层图案化,并使构成第1回路之电晶体的闸极电极与构成第2回路之电晶体的闸极电极同时进行加工。图式简单说明:第一图表示本发明实施形态之半导体装置概略构成的断面图。第二图系用以说明有关本发明实施形态之半导体装置的制造方法者,并表示第1步骤之断面图。第三图系用以说明有关本发明实施形态之半导体装置的制造方法者,并表示第2步骤的断面图。第四图系用以说明有关本发明实施形态之半导体装置的制造方法者,并表示第3步骤的断面图。第五图系用以说明有关本发明实施形态之半导体装置的制造方法者,并表示第4步骤之断面图。第六图系用以说明有关本发明实施形态之半导体装置的制造方法者,并表示第5步骤之断面图。第七图系表示最适化之氮浓度与闸极氧化膜厚关系的特性图。第八图系表示习知半导体装置概略构成之断面图。第九图系用以说明习知半导体装置制造方法者,表示第1步骤之断面图。第十图系用以说明有关习知半导体装置制造方法者,表示第2步骤之断面图。第十一图系用以说明有关习知半导体装置制造方法者,表示第3步骤之断面图。第十二图系用以说明有关习知半导体装置之制造方法者,表示第4步骤之断面图。
地址 日本