发明名称 在基体上占用面积缩小之选择器及多层互连体
摘要 一种选择器电路,其包含各反应于MSB之互补选择信号D2和*D2而选择之四组2-输入选择器50至53以及反应于较低2位元的互补选择信号Dl、*Dl、DO和*DO而选择之一组4-输入选择器24A。在2-输入选择器50至53之各组中,两组切换电晶体之一组末端共同地彼此连接并且该两组切换电晶体相邻地配置于相同列中。在4-输入选择器24A中,4组类比开关电路,各具有配置于相同列并且串列地被连接之两组切换电晶体,被彼此平行地配置并且各被配置于如对应的2-输入选择器之相同列中。相同选择器被配置于基片上面一列中并且提供两组族系阶段电位VO至V7至电路的中继线路被配置在该等电路之上。上方/下方中继线路组对分别地在第三和第二接线层中。在相同接线层中相邻中继线路之间的距离在连接区域中是2d并且在不连接区域中是d。第三接线层中之一组中继线路朝向相邻中继线路分支,并且该分支线路经由一组层间接触部份被连接至平行于第二接线层的中继线路之一组线路。
申请公布号 TW439254 申请公布日期 2001.06.07
申请号 TW088120228 申请日期 1999.11.19
申请人 富士通股份有限公司 发明人 国分政利;鹈户真也
分类号 H01L27/00 主分类号 H01L27/00
代理机构 代理人 恽轶群 台北巿南京东路三段二四八号七楼;陈文郎 台北巿南京东路三段二四八号七楼
主权项 1.一种反应于n位元选择信号而用以选择地输出2n组输入信号之一组的选择器电路,其包含2n-1组2-输入选择器,各2-输入选择器反应于该等n位元选择信号中之一组1位元选择信号而选择两组输入之一组;以及一组2n-1组-输入选择器,用以反应于除了该1位元选择信号之外的该等n位元选择信号而选择被该等2n-1组2-输入选择器所选择信号之一组,其中各该2n-1组2-输入选择器包含:一组被该1位元选择信号进行开-关控制之第一切换电晶体,该第一切换电晶体具有用以接收该两组输入之一的一组输入并且具有一组输出;以及一组被控制以至于其开/关状态是相反于该等第一切换电晶体之第二切换电晶体,该第二切换电晶体具有用以接收该两组输入之另一组的一组输入并且具有连接到该第一切换电晶体之该输出的一组输出,其中各组2-输入选择器之该等第一和第二切换电晶体被配置于一列,并且该2n-1组2-输入选择器彼此平行地配置。2.依据申请专利范围第1项之选择器电路,其中该1位元选择信号包含非反相和反相二进位信号,并且其中该第一和第二切换电晶体是相同型式,并且分别地被该非反相和反相二进位信号控制。3.依据申请专利范围第2项之选择器电路,其中该2n-1组-输入选择器包含2n-1组类比开关电路,各类比开关电路具有串列连接并且配置于一则之(n-1)组切换电晶体并且具有一组输入和一组输出,该(n-1)组切换电晶体被控制开-关使得该等2n-1组类比开关电路反应于除了该1位元选择信号之外的该等n位元选择信号而仅一组被导通,该等2n-1组类比开关电路彼此平行地配置,该等2n-1组类比开关电路分别地被配置于如该等2n-1组2-输入选择器之相同列,并且各列中,该第一电晶体之该输出被连接到该对应类比开关电路的该输入,并且该等2n-1组类比开关电路之该等输出被共同地连接。4.依据申请专利范围第3项之选择器电路,其中各该等n位元选择信号包含一组非反相二进位信号以及一组反相二进位信号,其中该等2n-1组-输入选择器之切换电晶体是相同型式,并且其中被相同二进位信号控制之该等选择器电路之切换电晶体配置于相同行中。5.依据申请专利范围第2项之选择器电路,其中该等2n-1组-输入选择器包含以树状结构配置而以竞赛选择方式选择其输入之多数个2-输入选择器。6.依据申请专利范围第5项之选择器电路,其中该等n位元选择信号之各位元选择信号包含一组非反相二进位信号以及一组反相二进位信号,其中该等2-1-输入选择器之切换电晶体是相同型式,并且其中被相同二进位信号控制之该等选择器电路之切换电晶体被配置于相同行中。7.依据申请专利范围第1项之选择器电路,其中各该切换电晶体是一组FET。8.一种半导体元件,其包含一组反应于n位元选择信号而用以选择地输出2n组输入信号之一组的选择器电路,该选择器电路包含:2n-1组2-输入选择器,各2-输入选择器反应于该等n位元选择信号中之一组1位元选择信号而选择两组输入之一组;以及一组2n-1组-输入选择器,用以反应于除了该1位元选择信号之外的该等n位元选择信号而选择被该等2n-1组2-输入选择器所选择信号之一组,其中各该2n-1组2-输入选择器包含:一组被该1位元选择信号进行开-关控制之第一切换电晶体,该第一切换电晶体具有用以接收该两组输入之一的一组输入并且具有一组输出;以及一组被控制以至于其开/关状态是相反于该第一切换电晶体之第二切换电晶体,该第二切换电晶体具有用以接收该两组输入之另一组的一组输入并且具有连接到该第一切换电晶体之该输出的一组输出,其中各组2-输入选择器之该第一和第二切换电晶体被配置于一列,并且该2n-1组2-输入选择器彼此平行地配置。9.依据申请专利范围第8项之半导体元件,进一步地包含:一组参考电位供应电路,用以供应2n组参考电位作为该等2n组输入信号;以及一组输出缓冲器电路,其具有连接到该等2n-1组-输入选择器之一组输出的一组输入,其中该选择器电路、该参考电位供应电路以及该输出缓冲器电路组成一组数位-至-类比转换器电路。10.一种液晶显示元件,其包含:一组主动矩阵液晶显示面板,其具有资料线和扫瞄线;一组资料驱动器,用以提供显示电位至该资料线;一组扫瞄驱动器,用以线-顺序地提供扫瞄脉波至该扫瞄线;以及一组数位-至-类比转换器电路,其提供于该资料驱动器之输出级中,包含有:一组选择器电路,用以反应于n位元选择信号而选择地输出2n组输入信号之一组,该选择器电路具有:2n-1组2-输入选择器,各2-输入选择器反应于该等n位元选择信号中之1位元选择信号而选择两组输入之一组;以及一组2n-1-输入选择器,用以反应于除了该1位元选择信号之外该n位元选择信号而选择被该等2n-1组2-输入选择器选择的信号之一组,其中各该2n-1组2-输入选择器包含:一组第一切换电晶体,其被该1位元选择信号控制开-关,该第一切换电晶体具有用以接收该两组输入之一组的一组输入并且具有一组输出;以及一组第二切换电晶体,其被控制以至于其开/关状态是相反于该第一切换电晶体,该第二切换电晶体具有用以接收该两组输入之另一组的一组输入并且具有连接到该第一切换电晶体之该输出的一组输出,其中各组2-输入选择器之该第一和第二切换电晶体被配置于一列,并且该2n-1组2-输入选择器彼此平行地配置,一组参考电位供应电路,用以供应2n组参考电位作为该等2n组输入信号;以及一组输出缓冲器电路,其具有连接到该等2n-1组-输入选择器之一组输出的一组输入。11.一种半导体元件,其中多数个相同电路被大致地配置于一列中,并且用以供应电位至该等电路之线路被配置于该等电路之上,其中该等线路包含多数个上方/下方中继线路组对,各包含上方和下方相邻之一组上方中继线路和一组下方中继线路,各包含两组或三组上方/下方中继线路组对之多数个线路族大致彼此平行地被配置,并且在相同接线层以及相同线路族中在至一组电路之连接部份中相邻中继线路之间的距离是大致地在相邻线路族之间距离之两倍长,其中该等上方中继线路之一组具有朝向相同接线层和相同线路族中一组相邻上方中继线路之一组分支线路,该分支线路经由一组层间接触点被连接至在下方接线层中并且平行于该下方中继线之一组中间线路。12.依据申请专利范围第11项之半导体元件,其中各该线路族沿着其线路交互地具有连接到该等电路之一组的输入之一组连接部份,以及未连接到该等电路之任何一组的输入之不连接部份,并且在该连接部份中相同接线层内相邻中继线路之间的距离是大致地该不连接部份中之两倍长。13.依据申请专利范围第12项之半导体元件,其中该上方中继线路是在一组第三接线层中,并且该下方中继线路是在一组第二接线层中。14.依据申请专利范围第12项之半导体元件,其中该等电路在垂直于该中继线方向一组接一组地被交互移位。15.依据申请专利范围第14项之半导体元件,其中该连接部份中该等下方中继线路之至少一组具有朝向相同接线层以及相同线路族中之相邻下方中继线之一组分支线,该分支线经由一组层间接触点被连接至第一接线层中一线路。16.依据申请专利范围第14项之半导体元件,其中该连接部份中该等下方中继线路之至少一组经由一组层间接触点被连接至直接地在第一接线层下方之一组线路。17.依据申请专利范围第15项之半导体元件,其中该第一接线层中该线路经由一组基片接触被连接至该等电路之一的一组输入。18.依据申请专利范围第13项之半导体元件,其中该下方接线层中该中间线路经由一组层间接触被连接至直接地在该中间线路下方并且在该第一接线层中的一组线路。19.依据申请专利范围第18项之半导体元件,其中该第一接线层中该线路经由一组基片接触被连接至该等电路之一的一组输入。20.依据申请专利范围第11项之半导体元件,其中该电路是反应于n位元选择信号用以选择地输出2n组输入信号之一的一组选择器电路,该选择器电路包含:2n-1组2-输入选择器,各2-输入选择器反应于该等n位元选择信号中之一组1位元选择信号而选择两组输入之一组;以及一组2n-1组-输入选择器,用以反应于除了该1位元选择信号之外的该等n位元选择信号而选择被该等2n-1组2-输入选择器所选择信号之一组,其中各该2n-1组2-输入选择器包含:一组被该1位元选择信号进行开-关控制之第一切换电晶体,该第一切换电晶体具有用以接收该两组输入之一的一组输入并且具有一组输出;以及一组被控制以至于其开/关状态是相反于该等第一切换电晶体之第二切换电晶体,该第二切换电晶体具有用以接收该两组输入之另一组的一组输入并且具有连接到该第一切换电晶体之该输出的一组输出,其中各组2-输入选择器之该等第一和第二切换电晶体被配置于同一列,并且该2n-1组2-输入选择器彼此平行地配置。21.依据申请专利范围第20项之半导体元件,进一步地包含具有连接到该等2n-1组-输入选择器之一输出的一组输入之一组输出缓冲器电路。22.依据申请专利范围第21项之半导体元件,其中该元件是供用于显示面板之一组资料驱动器。23.依据申请专利范围第22项之半导体元件,其中该元件是以TFT形成于一玻璃平板上面。图式简单说明:第一图是展示依据本发明第一实施例之一组数位-至-类比转换器电路的图形;第二图(A)是展示在第一图中之一组选择器之晶片上布局图型的平面图;第二图(B)是在第二图(A)中线段2B-2B上面所采取的截面图,其中隔离器未被示出;第三图是展示依据本发明第二实施例在一列上面之两组选择器的配置电路图;第四图(A)是展示第三图电路之晶片上布局图型的平面图;第四图(B)是在第四图(A)中线段4B-4B上面所采取的截面图,其中隔离器未被示出;第五图是展示依据本发明第三实施例之一组数位-至-类比转换器电路的图形;第六图是展示在第五图中选择器之一组晶片上布局图型的平面图;第七图是展示依据本发明第四实施例之一组资料驱动器中,大致地被配置在一列中之两组选择器之晶片上布局图型的平面图;第八图(A)是第七图中选择器24A之上半部的放大平面图;第八图(B)是第八图(A)中线段8B-8B上面所采取的截面图;第九图(A)至第九图(D)是第八图(A)中线段9A-9A、9B-9B、9C-9C和9D-9D上面所采取的截面图;第十图是展示依据本发明第五实施例之阶段-电位供应线路之布局图型的平面图;第十一图是展示依据本发明第六实施例之阶段-电位供应线路之布局图型的平面图;第十二图是展示依据本发明第七实施例之阶段-电位供应线路之布局图型的平面图;第十三图是展示依据本发明第八实施例之阶段-电位供应线路之布局图型的平面图;第十四图是展示依据本发明第九实施例之阶段-电位供应线路之布局图型的平面图;第十五图是展示依据本发明第十实施例之阶段-电位供应线路之布局图型的平面图;第十六图是展示依据本发明第十一实施例之阶段-电位供应线路之布局图型的平面图;第十七图是展示先前技术的一种主动矩阵型式之一组多阶液晶显示装置的分解方块图;第十八图是展示在第十七图中先前的技术之一种数位-至-类比转换器电路的图形;第十九图(A)是展示在第十八图中先前的技术的一种选择器之布局图型的平面图;以及第十九图(B)是第十九图(A)中线段19B-19B上面所采取的截面图,其中隔离器未被示出。
地址 日本