| 主权项 |
1.一种于一半导体晶片上制作一互补式金属氧化半导体(complementary metal-oxide semiconductor,CMOS)电晶体的方法,该半导体晶片包含有一基底(substrate)一第一闸极(gate)设于该基底之上,用来形成该CMOS电晶体之PMOS电晶体,以及一第二闸极设于该基底之上,用来形成该CMOS电晶体之NMOS电晶体,该方法包含有下列步骤:于该二闸极两侧形成复数个第一侧壁子(spacer);进行一第一离子布植(ion implantation)制程,于该第一闸极两侧之基底内形成一第一掺杂区,用来作为该PMOS电晶体之重掺杂汲极(heavy doped drain,HDD);缩减该复数个第一侧壁子之宽度;进行一第二离子布植制程,于该第二闸极两侧之基底内形成一第二掺杂区,用来作为该NMOS电晶体之重掺杂汲极;于该二闸极两侧形成复数个第二侧壁子;以及于该二闸极两侧之基底上形成该PMOS电晶体与该NMOS电晶体之源极(source)与汲极(drain)。2.如申请专利范围第1项之方法,其中该基底另包含有一N型井(N-well)设于该第一闸极下方,以及一P型井(P-well)设于该第二闸极下方。3.如申请专利范围第1项之方法,其中该第一侧壁子系由二氧化矽(silicon dioxide)所构成,其宽度约在200埃(angstrom)至300埃之间。4.如申请专利范围第3项之方法,其中形成该第一侧壁子的方法包含有下列步骤:于该基底及该二闸极表面形成一二氧化矽层;以及进行一第一回蚀刻制程,去除该二氧化矽层直至该基底表面,并使残留于该二闸极两侧之二氧化矽层形成该第一侧壁子。5.如申请专利范围第1项之方法,其中用来形成该第一掺杂区所使用之掺质之扩散速率大于用来形成该第二掺杂区所使用之掺质。6.如申请专利范围第1项之方法,其中该第一离子布植制程所使用之掺质为硼(boron)或氟化硼(BF2+)等III A族原子,该第二离子布植制程所使用之掺质为磷(phosphorous)、砷(arsenic)等V A族原子。7.如申请专利范围第1项之方法,其中缩减该第一侧壁子之方法系利用一清洗制程,使用标准清洗溶液(RCAstandard clean)或稀释氢氟酸溶液(dilute HF,DHF),将该第一侧壁子之宽度缩减至约100埃至200埃之间。8.如申请专利范围第1项之方法,其中该方法于该第二离子布植制程之后另包含有一乾蚀刻制程或一湿蚀刻制程,用来完全去除该第一侧壁子。9.如申请专利范围第1项之方法,其中该方法于形成该第二侧壁子前另包含有一形成一衬氧化层(liner oxide)之制程,形成该衬氧化层以及该第二侧壁子的方法包含有下列步骤:于该基底及该二闸极表面形成一矽氧层;于矽氧层上方形成一氮化矽(silicon nitride)层;以及进行一第二回蚀刻制程,去除该氮化矽层及矽氧层直至该基底表面,并使残留于该二闸极两侧之矽氧层及氮化矽层形成该衬氧化层及该第二侧壁子。10.如申请专利范围第1项之方法,其中形成该PMOS电晶体与该NMOS电晶体之源极与汲极之方法包含有下列步骤:进行一第三离子布植制程,于该第一闸极两侧之基底上形成一第三掺杂区,用来作为该PMOS电晶体之源极与汲极;以及进行一第四离子布植制程,于该第二闸极两侧之基底上形成一第四掺杂区,用来作为该NMOS电晶体之源极与汲极。11.一种于一半导体晶片上制作一互补式金属氧化半导体电晶体的方法,该半导体晶片包含有一基底,一第一闸极设于该基底之上,用来形成该CMOS电晶体之PMOS电晶体,以及一第二闸极设于该基底之上,用来形成该CMOS电晶体之NMOS电晶体,该方法包含有下列步骤:进行一第一离子布植制程,于该第二闸极两侧之基底内形成一第一掺杂区,用来作为该NMOS电晶体之重掺杂汲极;于该二闸极两侧形成复数个第一侧壁子;进行一第二离子布植制程,于该第一闸极两侧之基底内形成一第二掺杂区,用来作为该PMOS电晶体之重掺杂汲极,于该二闸极两侧形成复数个第二侧壁子;以及于该二闸极两侧之基底上形成该PMOS电晶体与该NMOS电晶体之源极与汲极。12.如申请专利范围第11项之方法,其中该基底另包含有一N型井设于该第一闸极下方,以及一P型井设于该第二闸极下方。13.如申请专利范围第11项之方法,其中该第一侧壁子系由二氧化矽所构成,其宽度约在200埃至300埃。14.如申请专利范围第13项之方法,其中形成该第一侧壁子的方法包含有下列步骤:于该基底及该二闸极表面形成一二氧化矽层;以及进行一第一回蚀刻制程,去除该二氧化矽层直至该基底表面,并使残留于该二闸极两侧之二氧化矽层形成该第一侧壁子。15.如申请专利范围第11项之方法,其中用来形成该第二掺杂区所使用之掺质之扩散速率大于用来形成该第一掺杂区所使用之掺质。16.如申请专利范围第11项之方法,其中该第一离子布植制程所使用之掺质为磷(phosphorous)、砷(arsenic)等V A族原子,该第二离子布植制程所使用之掺质为硼(boron)或氟化硼(BF2+)等III A族原子。17.如申请专利范围第11项之方法,其中该方法于该第二离子布植制程之后另包含有一乾蚀刻制程或一湿蚀刻制程,用来完全去除该第一侧壁子。18.如申请专利范围第11项之方法,其中该方法于形成该第二侧壁子前另包含有一形成一衬氧化层(liner oxide)之制程,形成该衬氧化层以及该第二侧壁子的方法包含有下列步骤:于该基底及该二闸极表面形成一矽氧层;于矽氧层上方形成一氮化矽层;以及进行一第二回蚀刻制程,去除该氮化矽层及矽氧层直至该基底表面,并使残留于该二闸极两侧之矽氧层及氮化矽层形成该衬氧化层及该第二侧壁子。19.如申请专利范围第11项之方法,其中形成该PMOS电晶体与该NMOS电晶体之源极与汲极之方法包含有下列步骤:进行一第三离子布植制程,于该第一闸极两侧之基底上形成一第三掺杂区,用来作为该PMOS电晶体之源极与汲极;以及进行一第四离子布植制程,于该第二闸极两侧之基底上形成一第四掺杂区,用来作为该NMOS电晶体之源极与汲极。图式简单说明:第一图及第二图为习知于一半导体晶片上制作CMOS电晶体之方法示意图。第三图为习知CMOS电晶体之掺杂区与重掺杂汲极扩散后之示意图。第四图为至第六图本发明于一半导体晶片上制作CMOS电晶体之方法示意图。第七图为本发明CMOS电晶体之掺杂区与重掺杂汲极扩散后之示意图。 |
