| 主权项 |
1.一种输出电路,其特征包含:MOS电晶体,具有源极、汲极、闸极至反向闸极(Backgate)供应控制讯号给闸极、汲极连接输出端子,源极与反向闸极之间的电位系被分离;以及开关手段,插入该MOS电晶体的反向闸极与闸极之间,以该MOS电晶体的源极、汲极之间的电流通路之一端及另一端之电位关系呈第一状态时呈关闭状态,一端及另一端之电位关系呈现与该第一状态不同的第二状态时呈开启状态来控制。2.如申请专利范围第1项之输出电路,其中,前述MOS电晶体为P通道者,前述第1状态系前述MOS电晶体之源极、汲极间之电流通路的一端电位与另一端电位相等或一端之电位为高者,前述第2状态系前述MOS电晶体之源极、汲极间之电流通路的一端电位较另一端之电位为低者。3.一种输出电路,其特征包含:电源节点,系选择性地被供应第一电源电位与第二电源电位;第一MOS电晶体,具有源极、汲极、闸极以及方向闸极,供应控制讯号给闸极,该电源节点与输出端子之间插入源极、汲极间之间的电流通路,源极与反向闸极之间的电位系被分离;以及第二MOS电晶体,具有源极、汲极、闸极以及方向闸极,该第一MOS电晶体的反向闸极与闸极之间插入源极、汲极之间的电流通路,其极性与以供应一电源电位给该电源节点时呈关闭状态,供应第二电源电位给该电源节点时呈开启状态来控制的该第一MOS电晶体的相同。4.如申请专利范围第3项之输出电路,其中,前述第2之MOS电晶体之反向闸为逢接于前述第1之MOS电晶体之反向闸,前述第2之MOS电晶体之闸极为连接于前述电源节点者。5.一种输出电路,其特征系具备选择性供给之第1之电源电位和第2之电源电位的第1电源节点,和供给上述第2之电源电位的第2电源节点,和具有源极、汲极、闸极及反向闸,于闸极供给控制信号,源极、汲极间之电流通路则插入上述第1电源节点和输出端子间,源极和反向闸间为电位分离之第1极性之第1MOS电晶体。和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第1MOS电晶体之反向闸和闸极间,闸极连接于上述第1电源节点之第1极性之第2MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路之一端则连接于上述输出端子,闸极连接于上述第1电源节点之第1极性之第3MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第3之MOS电晶体之源极、汲极间之电流通路之另一端和上述第2之电源节点间,闸极则连接于上述第1之电源节点之第2极性之第4MOS电晶体,和插入上述第1电源节和上述第2电源节点之间,对应第1之输出信号,令需供予上述第1MOS电晶体之闸极之上述控制信号产生于输出节点之第1控制信号产生手段,和具有源极、汲极及闸极,源极、及极间之电流通路于上述第1控制信号产生手段中,连接于上述第1电源节点和上述输出节点间之电流通路中途,闸极连接于上述第3及第4电晶体之源极、汲极间之电流通路之共通连接点之第1极性之第5MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路于上述第1控制信号产生手段内,连接于上述输出节点和第2电源节点间之电流通路中途的第2要性之第6MOS电晶体,和上述第1之电源节点之和上述第2之电源节点的电压做为电源电压加以供给,对应第2之输入信号,产生需供予上述第6MOS电晶体之闸极之控制信号之第2控制信号产生手段者。6.如申请专利范围第5项之输出电路,其中,前述第2之MOS电晶体之源极、汲极间之电流通路之一端为连接于前述第1之MOS电晶体之反向闸,另一端则连接于前述第1之控制信号产生手段内,由前述第1之电源节点经由前述第5之MOS电晶体之源极、汲极间之电流通路后之中间节点,于此中间节点和输出节点间,于前述第1之电源节点插入供给前述第2之电源电位时呈开启状态之MOS电晶体者。7.如申请专利范围第5项之输出电路,其中,前述第2之MOS电晶体之源极、汲极间之电流通路的一端连接于前述第1之MOS电晶体之反向闸,另一端则连接于前述第1之MOS电晶体之闸极者。8.如申请专利范围第5项之输出电路,其中,更具备有源极、汲极及闸极,源极、汲极间之电流通路插入前述第1之MOS电晶体之反向闸和前述输出端子间,闸极则连接于前述第1之电源节点的第1极性之第7MOS电晶体者。9.如申请专利范围第5项之输出电路,其中,更具备具有源极、汲极及闸极、源极、汲极间之电流通路插入前述第1电源节点和第1之MOS电晶体之反向闸极间,闸极则连接于前述第3及第4之电晶体之源极、汲极间之电源通路之共通连接的第1极性之第8MOS电晶体者。10.如申请专利范围第5项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间电流通路则连接于前述输出端子和前述第2电源节点间之第2极性之第9MOS电晶体,和前述第1之电源节点和前述第2之电源节点之电压则做为电源电压加以供给,对应前述第1及第2之输入信号,产生需供于上述第9之MOS电晶体之闸极的控制信号的第3控制信号产生手段者。11.如申请专利范围第5项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路插入前述第1电源节点和前述第1之MOS电晶体之反向闸间,闸极则连接于前述第1之MOS电晶体之闸极的第1极性之第10MOS电晶体和具有源极、汲极及闸极,源极、汲极间之电流通路插入前述第1电源节点和前述第1之MOS电晶体之反向闸间,闸极则连接于前述输出端子的第1极性之第11MOS电晶体者。12.一种输出电路,其特征系在于具备选择性供给之第1之电源电位和第2之电源电位的第1电源节点,和供给上述第2之电源电位的第2电源节点,和具有源极、汲极、闸极及反向极,于闸极供给控制信号,源极、汲极间之电流通路则插入上述第1电源节点和输出端子间,源极和反向闸间为电位分离之第1极性之第1MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第1MOS电晶体之闸和上述输出端子间,闸极连接于上述第1电源节点之第1极性之第2MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路之一端则连接于上述输出端子,闸极连接于上述第1电源节点之第1极性之第3MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第3之MOS电晶体之源极、汲极间之电流通路之另一端和上述第2之电源节点间,闸极则连接于上述第1之电源节点之第2极性之第4MOS电晶体,和插入上述第1电源节点和第2电源节点之间,对应第1之输入信号,令需供予上述第1MOS电晶体之闸极之上述控制信号产生于输出节点之第1控制信号产生手段,和具有源极、汲极及闸极,源极、汲极间之电流通路于上述第1控制信号产生手段中,连接于上述第1电源节点和上述输出节点间之电流通路中途,闸极连接于上述第3及第4电晶体之源极、汲极间之电流通路之共通连接点之第1极性之第5MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路于上述第1控制信号产生手段内,连接于上述输出节点和第2电源节点间之电流通路中途的第2极性之第6MOS电晶体,和供给上述第1之电源节点和上述第2之电源节点的电压,对应第2之输入信号,产生需供予上述第6MOS电晶体之闸极之控制信号之第2控制信号产生手段者。13.如申请专利范围第12项之输出电路,其中,前述第2之MOS电晶体之源极、汲极间之电流通路之一端为连接于输出端子,另一端则连接于前述第1之控制信号产生手段内,由前述第1之电源节点经由前述第5之MOS电晶体之源极、汲极间之电流通路后之中间节点,于此中间节点和输出节点间,于前述第1之电源节点插入供给前述第2之电源电位时呈开启状态之MOS电晶体者。14.如申请专利范围第12项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路插入前述第1之MOS电晶体之反向闸和前述输出端子间,闸极则连接于前述第1之电源节点的第1极性之第7MOS电晶体者。15.如申请专利范围第12项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路插入前述第1电源节点和第1之MOS电晶体之反向闸间,闸极则连接于前述第3及第4之电晶体之源极、汲极间之电源通路之共通连接点的第1极性之第8MOS电晶体者。16.如申请专利范围第12项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路则连接于前述输出端子和前述第2电源节点间之第2极性之第9MOS电晶体,和前述第1之电源节点和前述第2之电源节点之电压则做为电源电压加以供给,对应前述第1及第2之输入信号,产生需供于上述第9之MOS电晶体之闸极的控制信号的第3控制信号产生手段者。17.如申请专利范围第12项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路插入前述第1电源节点和前述第1之MOS电晶体之反向闸间,闸极则连接于前述第1之MOS电晶体之闸极的第1极性之第10MOS电晶体和具有源极、汲极及闸极,源极、汲极间之电流通路则插入前述第1电源节点和前述第1之MOS电晶体之反向闸间,闸极则连接于前述输出端子的第1极性之第1MOS电晶体者。18.一种输出电路,其特征系在于具备选择性供给之第1之电源电位和第2之电源电位的第1电源节点,和供给上述第2之电源电位的第2电源节点,和具有源极、汲极、闸极及反向极,于闸极供给控制信号,源极、汲极间之电流通路则插入上述第1电源节点和输出端子间,源极和反向闸间为电位分离之第1极性之第1MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第1MOS电晶体之反向闸和闸极间,闸极连接于上述第1电源节点之第1极性之第2MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路之一端则连接于上述输出端子,闸极连接于上述第1电源节点之第1极性之第3MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第3之MOS电晶体之源极、汲极间之电流通路之另一端和上述第2之电源节点间,闸极则连接于上述第1之电源节点之第2极性之第4MOS电晶体,和插入上述第1电源节点和第2电源节点之间,对应输入信号,令需供予上述第1MOS电晶体之闸极之上述控制信号产生于输出节点之第1控制信号产生手段,和具有源极、汲极及闸极,源极、汲极间之电流通路于上述第1控制信号产生手段中,连接于上述第1电源节点和上述输出节点间之电流通路中途,闸极连接于上述第3及第4电晶体之源极、汲极间之电流通路之共通连接点之第1极性之第5MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路连接于上述第1MOS电晶体之闸极和上述第2电源节点间,于上述第1之电源节点供给上述第2之电源电位时呈关闭地加以控制之第1极性之第6MOS电晶体者。19.如申请专利范围第18项之输出电路,其中,前述第2之MOS电晶体之源极、汲极间之电流通路之一端为连接于前述第1MOS电晶体之反向闸,另一端则连接于前述第1之控制信号产生手段内,由前述第1之电源节点经由前述第5之MOS电晶体之源极、汲极间之电流通路后之中间节点,于此中间节点和输出节点间,于前述第1之电源节点插入供给前述第2之电源电位时呈开启状态之MOS电晶体者。20.如申请专利范围第18项之输出电路,其中,更具备有源极、汲极及闸极,源极、汲极间之电流通路插入前述第1之MOS电晶体之反向闸和前述输出端子间,闸极则连接于前述第1之电源节点的第1极性之第7MOS电晶体者。21.如申请专利范围第18项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路插入前述第1之MOS电晶体之反向闸和前述第1之电源节点间,闸极则连接于前述输出端子之第1极性之第8MOS电晶体,和具有源极、汲极及闸极源极、汲极间之电流通路则连接于前述第1电源节点和前述第1之MOS电晶体之反向闸间,闸极则连接于前述第1之MOS电晶体之闸极之第1极性之第9MOS电晶体者。22.如申请专利范围第18项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路连接于前述输出端子和前述第2之电源节间之第2极性之第10MOS电晶体,和前述第1之电源节点和前述第2之电源节点之电压当作电源电压加以供给,依照第2之输入信号,产生需供于上述第10之MOS电晶体之闸极的控制信号的第2控制依赖产生手段者。23.一种输出电路,其特征系在于具备选择性供给之第1之电源电位和第2之电源电位的第1电源节点,和供给上述第2之电源电位的第2电源节点,和具有源极、汲极、闸极及反向极,于闸极供给控制信号,源极、汲极间之电流通路则插入上述第1电源节点和输出端子间,源极和反向闸极为电位分离之第1极性之第1MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第1MOS电晶体之反向闸和闸极间,闸极连接于上述第1电源节点之第1极性之第2MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路之一端则连接于上述输出端子,闸极连接于上述第1电源节点之第1极性之第3MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第3之MOS电晶体之源极、汲极间之电流通路之另一端和上述第2之电源节点间,闸极则连接于上述第1之电源节点之第2极性之第4MOS电晶体,和插入上述第1电源节点和第2电源节点之间,对应输入信号,令需供予上述第1MOS电晶体之闸极之上述控制信号产生于输出节点之第1控制信号产生手段,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第1控制信号产生手段之输出节点和上述第1MOS电晶体之闸极间,闸极连接于上述第1电源节之第2极性之第5MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第1控制信号手段之输出节点和上述第1MOS电晶体之闸极间,闸极系连接上述第3及第4电晶体之源极、汲极间之电流通路之共通连接点之第1极性之第6MOS电晶体者。24.如申请专利范围第23项之输出电路,其中,更具备具有源极、汲极衣闸极,源极、汲极间之电流通路插入前述第1之MOS电晶体之反向闸和前述输出端子间,闸极则连接于前述第1之电源节点的第1极性之第7MOS电晶体者。25.如申请专利范围第23项之输出电路,其中,更具备具有源极、汲极及闸极、源极、汲极间之电流通路插入前述第1之电源节点和前述第1之MOS电晶体之反向闸间,闸极则连接于前述第3及第4电晶体之源极、汲极间之电流通路之共通连接点之第1极性之第8MOS电晶体。26.如申请专利范围第23项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路则插入于前述输出端子和第2电源节点间之第2极性之第9MOS电晶体,和前述第1之电源节点和前述第2之电源节点之电压则做为电源电压加以供给,对应输入信号,产生需供于上述第9之MOS电晶体之闸极的控制信号的第2控制信号产生手段者。27.如申请专利范围第23项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路插入前述第1电源节和前述第1之MOS电晶体之反向闸,闸极连接于前述输出端子之第1极性之第1IMOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路连接于前述第1电源节点和前述第1MOS电晶体之反向闸,闸极连接于前述第1之MOS电晶体之第1极性之第12MOS电晶体者。28.一种输出电路,其特征系在于具备选择性供给之第1之电源电位和第2之电源电位的第1电源节点,和供给上述第2之电源电位的第2电源节点,和具有源极、汲极、闸极及反向极,于闸极供给控制信号,源极、汲极间之电流通路则插入上述第1电源节点和输出端子间,源极和反向闸间为电位分离之第1极性之第1MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第1MOS电晶体之闸极和上述输出端子间,闸极连接于上述第1电源节点之第1极性之第2MOS电晶体,和具有源极、汲极及闸极、源极、汲极间之电流通路之一端则连接于上述输出端子,闸极连接于上述第1电源节之第1极性之第3MOS电晶体,和具有源极、汲极及闸极、源极、汲极间之电流通路则插入上述第3之MOS电晶体之源极、汲极间之电流通路之另一端和上述2之电源节点间,闸极则连接于上述第1之电源节点之第2极性之第4MOS电晶体,和插入上述第1电源节点和第2电源节点之间,对应输入信号,令需供予上述第1MOS电晶体之闸极之上述控制信号产生于输出节点之第1控制信号产生手段,和具有源极、汲极及闸极、源极、汲极间之电流通路则插入上述第1控制信号产生手段之输出节点和上述第1MOS电晶体之闸极间,闸极连接于上述第1电源节点之第2极性之第5MOS电晶体,和具有源极、汲极及闸极,源极、汲极间之电流通路则插入上述第1控制信号手段之输出节点和上述第1MOS电晶体之闸极间,闸极系连接于上述第3及第4电晶体之源极、汲极间之电流通路之共通连接点之第1极性之第6MOS电晶体者。29.如申请专利范围第28项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路插入前述第1之MOS电晶体之反向闸和前述输出端了间,闸极则连接于前述第1之电源节点和第1极性之第7MOS电晶体者。30.如申请专利范围第28项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路连接于前述输出端子和第2之电源节点间之第2极性之第8MOS电晶体,和前述第1之电源节点和前述第2之电源节点之电压则做为电源电压加以供给,对应输入信号,产生需供于上述第8之MOS电晶体之闸极的控制信号的第2控制信号产生手段者31.如申请专利范围第28项之输出电路,其中,更具备具有源极、汲极及闸极,源极、汲极间之电流通路则插入前述第1电源节点和前述第1MOS电晶体之反向闸间,闸极为连接于前述输出端子第1极性之第9MOS电晶体,和具有源极,汲极及闸极,源极、汲极间之电流通路则连接于前述第1电源节点和前述第1MOS电晶体之反向闸间,闸极为连接于前述第1MOS电晶体之闸极之第1极性之第10MOS电晶体者。图式简单说明:第一图:第一之实施例之详细电路图。第二图:形成第1之实施例电路之基板截面图。第三图:第2之实施例之详细电路图。第四图:第3之实施例之详细电路图。第五图:第4之实施例之详细电路图。第六图:第5之实施例之详细电路图。第七图:第6之实施例之详细电路图。第八图:第7之实施例之详细电路图。第九图:第8之实施例之详细电路图。第十图:第9之实施例之详细电路图。第十一图:第10之实施例之详细电路图。第十二图:第11之实施例之详细电路图。第十三图:第12之实施例之详细电路图。第十四图:第13之实施例之详细电路图。第十五图:第14之实施例之详细电路图。第十六图:第15之实施例之详细电路图。第十七图:第16之实施例之详细电路图。第十八图:第17之实施例之详细电路图。第十九图:第18之实施例之详细电路图。第二十图:第19之实施例之详细电路图。第二十一图:第20之实施例之详细电路图。第二十二图:第21之实施例之详细电路图。第二十三图:第22之实施例之详细电路图。第二十四图:第23之实施例之详细电路图。第二十五图:显示令以往之输出电路,以2电源驱动时应用之典型连接型之电路图。第二十六图:第二十五图之以往输出电路之详细电路图。第二十七图:第二十五图之以往输出电路之其他详细电路图。第二十八图:显示滙流排线应用之以往输出电路之典型连接例电路图。第二十九图:第二十八图之以往输出电路之详细电路图。第三十图:第二十八图之以往输出电路之其他详细电路图。 |
