| 主权项 |
1.一种金属氧化半导体(metal-oxide semiconductor, MOS)电晶体,该MOS电晶体设于一半导体晶片上,该半导体晶片包含有一基底,一主动区域(active area)设于该基底上,以及一绝缘层设于该基底表面并环绕于该主动区域外侧,该MOS电晶体包含有:一N型井(N-well),设于该主动区域之一第一预定区域内;一第一P型井(P-well),设于该N型井之内;一第一N型掺杂区(N-type doped region),设于该第一P型井之内;一第二N型掺杂区,设于该主动区域之一第二预定区域内,且该第一及第二预定区域不相重叠;以及一闸极(gate)层,设于该第一与第二N型掺杂区间之基底表面上;其中该第一与第二N型掺杂区系分别用来做为该MOS电晶体之源极(source)或汲极(drain)。2.如申请利范围第1项之MOS电晶体,其中该基底为一P型基底(P-typesubstrate)。3.如申请利范围第2项之MOS电晶体,其中该主动区域I的另包含有一第三N型掺杂区,用来做为一接点以将该P型基底接地。4.如申请专利范围第1项之MOS电晶体,其中该底另包含有一第二P型井,该主动区域系位于该第二P型井之上。5.如申请专利范围第4项之MOS电晶体,其中该主动区域内另包含有一第四N型掺杂区,用来做为一井接点(well pick-up)以将该第二P型井接地。6.如申请专利范围第1项之MOS电晶体,其中该绝缘层为一场氧化层(field oxide)。7.如申请专利范围第1项之MOS电晶体,其中该闸极层系包含有一闸极介电层设于该基底表面上,以及一闸极导电层(gate electrode)系设于该闸极介电层之上。8.如申请专利范围第7项之MOS电晶体,其中该闸极介电层系由一氮矽化合物所构成。9.如申请专利范围第7项之MOS电晶体,其中该闸极导电层为一已掺杂多晶矽(doped poly-silicon)层。10.一种金属氧化半导体(MOS)电晶体,该MOS电晶体设于一半导体晶片上,该半导体晶片包含有一基底,一主动区域设于该基底上,以及一绝缘层设于该基底表面并环绕于该主动区域外侧,该MOS电晶体包含有:一P型井,设于该主动区域之一第一预定区域内;一第一N型井,设于该P型井之内;一第一P型掺杂区(P-type doped region),设于该第一N型井之内;一第二P型掺杂区,设于该主动区域之一第二预定区I域内,且该第一及第二预定区域不相重叠;以及一闸极层,设于该第一与第二P型掺杂区间之基底表面上;其中该第一与第二P型掺杂区系分别用来做为该MOS电晶体之源极或汲极。11.如申请专利范围第10项之MOS电晶体,其中该基底为一N型基底(N-type substrate)。12.如申请专利范围第11项之MOS电晶体,其中该主动区域内另包含有一第三P型掺杂区,用来做为一接点以将该N型基底接地。13.如申请专利范围第10项之MOS电晶体,其中该基底另包含有一第二N型井,该主动区域系位于该第二N型井之上。14.如申请专利范围第13项之MOS电晶体,其中该主动区域内另包含有一第四P型掺杂区,用来做为一井接点以将该第二N型井接地。15.如申请专利范围第10项之MOS电晶体,其中该绝缘层为一场氧化层。16.如申请专利范围第10项之MOS电晶体,其中该闸极层系包含有一闸极介电层设于该基底表面上,以及一闸极导电层系设于该闸极介电层之上。17.如申请专利范围第16项之MOS电晶体,其中该闸极介电层系由一氮矽化合物所构成。18.如申请专利范围第16项之MOS电晶体,其中该闸极导电层为一已掺杂多晶矽层。图式简单说明:第一图为习知MOS电晶体的结构示意图。第二图至第五图为第一图所示之MOS电晶体的制程示意图。第六图为本发明MOS电晶体的结构示意图。第七图至第十二图为第六图所示之MOS电晶体的制程示意图。第十三图为本发明MOS电晶体之另一实施例的结构示意图。第十四图为本发明另一实施例之MOS电晶体的结构示意图。 |
