| 主权项 |
1.一种半导体装置,包含:一半导体基板;一钽氧化物层,毗邻该基板;一金属氧化物层,在相反于该半导体基板之该钽氧化物层之上;以及一金属氮化物层,在相反于该钽氧化物层之该金属氧化物层之上,该金属氮化物层含有一能还原该钽氧化物层之金属;该金属氧化物层实质地阻止该金属钽化物层之该金属还原该钽氧化物层。2.如申请专利范围第1项之半导体装置,其中该钽氧化物层含有五氧化钽。3.如申请专利范围第1项之半导体装置,其中该金属氧化物层含有氧化钛。4.如申请专利范围第1项之半导体装置,其中该金属氧化物层含有氧化钛、氧化锆,及氧化钌之至少之一。5.如申请专利范围第1项之半导体装置,其中该金属氧化物层含有氧化钛。6.如申请专利范围第1项之半导体装置,其中该金属氧化物层具有大于25之电介质常数。7.如申请专利范围第1项之半导体装置,其中该基板含有矽;以及其中该基板具有一通道区于其中,在该钽氧化物层下方。8.如申请专利范围第7项之半导体装置,尚包含一矽氧化物层于该基板与该钽氧化物层之间。9.如申请专利范围第8项之半导体装置,其中该基板与该矽氧化物层界定一界面;以及其中毗邻该界面之该基板与该矽氧化物层之各个区系实质地无应力。10.如申请专利范围第1项之半导体装置,尚包含一矽氧化物层于该基板与该钽氧化的层之间;其中该基板与该矽氧化物层界定一界面;以及其中毗邻该界面之该基板与该矽氧化物层之各个区系实质地无应力。11.如申请专利范围第1项之半导体装置,尚包含一导电层于该基板与该钽氧化物层之间以界定一具有该金属氮化物层之电容器。12.如申请专利范围第11项之半导体装置,其中该导电层含有金属。13.如申请专利范围第11项之半导体装置,尚包含一矽氧化物层于该导电层与该钽氧化物层之间。14.如申请专利范围第11项之半导体装置,尚包含一绝缘层于该基板与该导电层之间。15.一种半导体装置,包含:一半导体基板;一钽氧化物层,毗邻该基板;一钛氧化物层,在该钽氧化物层之上且相反于该半导体基板;以及一钛氮化物层,在相反于该钽氧化物层之该钛氧化物层之上。16.如申请专利范围第15项之半导体装置,其中钛氧化物层具有25之电介质常数。17.如申请专利范围第15项之半导体装置,其中该基板含有矽;以及其中该基板具有一通道区于其中,在该钽氧化物层下方。18.如申请专利范围第17项之半导体装置,尚包含一矽氧化物层于该基板与该钽氧化物层之间。19.如申请专利范围第18项之半导体装置,其中该基板与该矽氧化物层界定一界面;以及其中毗邻该界面之该基板与该矽氧化物层之各个区系实质地无应力。20.如申请专利范围第15项之半导体装置,尚包含一矽氧化物层于该基板与该钽氧化物层之间;其中该基板与该矽氧化物层界定一界面;以及其中毗邻该界面之该基板与该矽氧化物层之各个区系实质地无应力。21.如申请专利范围第15项之半导体装置,尚包含一导电层于该基板与该钽氧化物层之间以界定一具有该金属氮化物层之电容器。22.如申请专利范围第21项之半导体装置,其中该导电层含有金属。23.如申请专利范围第21项之半导体装置,尚包含一矽氧化物层于该导电层与该钽氧化物层之间。24.如申请专利范围第21项之半导体装置,尚包含一绝缘层于该基板与该导电层之间。25.一种积体电路装置,包含:一半导体基板;一第一金属氧化物层,毗邻该基板,该第一金属氧化物层含有一易于还原之金属氧化物;一第二金属氧化物层,在相反于该半导体基板之该电介质氧化物层之上;以及一金属氮化物层,在相反于该第一金属氧化物层之该第二金属氧化物层之上,该金属氮化物层含有一能还原该第一金属氧化物层之该金属氧化物之金属;该第二金属氧化物层实质地阻止该金属氮化物层之该金属还原该金属氧化物。26.如申请专利范围第25项之积体电路装置,其中该第一金属氧化物层之该金属氧化物含有钽氧化物及五氧化钽之至少之一。27.如申请专利范围第25项之积体电路装置,其中第二金属氧化物层含有氧化钛、氧化锆,及氧化钌之至少之一。28.如申请专利范围第25项之积体电路装置,其中该金属氮化物层含有钛氮化物。29.如申请专利范围第25项之积体电路装置,其中该金属氧化物层具有大于25之电介质常数。图式简单说明:第一图系根据本发明之积体电路装置的概略横截面视图;第二图系根据本发明之电晶体的概略横截面视图;第三图系根据本发明之电容器的概略横截面视图;以及第四图至第八图系根据本发明制造方法之该等步骤的概略横截面视图。 |
