积体电路之渠沟蚀刻制程

摘要

本发明系揭露一种积体电路之渠沟蚀刻制程。在知之浅渠沟隔离(STI)制程中，其系先蚀刻矽基板形成渠沟,再充填氧化矽材质于所述渠沟中，最后再利用化学机械研磨法(CMP)将多余之氧化层研磨移除。本发明系在蚀刻形成渠沟后，晶片由蚀刻机台送出前，先于该蚀刻机台加装之腔体中，利用水蒸气处理所述矽基板，令其与所述矽基板表面之溴化物反应产生溴化氢(HBr)气体及氧化矽微粒，而再由机台之真空系统将之抽离，可避免因为所述矽基板表面之溴化物暴露在大气中而产生溴化氢气体及氧化矽微粒的情形，因而造成机台污染、被腐蚀或危害到人员的安全。

主权项

1.一种积体电路之渠沟(trench)蚀刻制程,其步骤包括:(a)提供一半导体基板;(b)在一蚀刻机台中,利用含溴(Br)之混合反应气体蚀刻所述半导体基板,用以形成渠沟;(c)在同一蚀刻机台中进行水蒸气处理;(d)经由蚀刻机台之真空系统将反应生成物抽离;(e)完成渠沟之蚀刻制程;(f)进行后续充填氧化矽材质及回蚀刻之制程。2.如申请专利范围第1项所述积体电路之渠沟蚀刻制程,其中所述蚀刻机台系为一乾式蚀刻机台。3.如申请专利范围第1项所述积体电路之渠沟蚀刻制程,其中所述形成浅渠沟之蚀刻步骤系利用非均向蚀刻法进行。4.如申请专利范围第1项所述积体电路之渠沟蚀刻制程,其中所述水蒸气处理系利用流量约3000sccm之氮气及流量约400sccm之水蒸气进行。5.如申请专利范围第1项所述积体电路之渠沟蚀刻制程,其中所述水蒸气处理系在压力约4torr下进行。6.如申请专利范围第1项所述积体电路之渠沟蚀刻制程,其中所述水蒸气处理系在温度约50℃下进行。7.如申请专利范围第1项所述积体电路之渠沟蚀刻制程,其中所述水蒸气处理系约反应1.5分钟。8.如申请专利范围第1项所述积体电路之渠沟蚀刻制程,其中所述(f)步骤之回蚀刻制程系利用化学机械研磨法(Chemical Mechanical Polish;CMP)进行。9.一种积体电路之渠沟(trench)蚀刻制程,其系先于一蚀刻机台中,以含溴(Br)之混合反应气体为蚀刻反应气体,蚀刻一半导体基板以形成渠沟;其特征在于当渠沟蚀刻完成后,而所述基板由蚀刻机台送出前,先于该蚀刻机台加装之腔体中,进行一道处理步骤,该项处理系利用可与溴化物反应之气体对所述基板进行处理,而反应生成物则由蚀刻机台之真空系统抽离。10.如申请专利范围第9项所述积体电路之渠沟蚀刻制程,其中所述蚀刻机台系为一乾式蚀刻机台。11.如申请专利范围第9项所述积体电路之渠沟蚀刻制程,其中所述形成浅渠沟之蚀刻步骤系利用非均向蚀刻法进行。12.如申请专利范围第9项所述积体电路之渠沟蚀刻制程,其中所述溴化物系为溴化氧化矽。13.如申请专利范围第9项所述积体电路之渠沟蚀刻制程,其中所述可与溴化物反应之气体系为水蒸气。14.如申请专利范围第13项所述积体电路之渠沟蚀刻制程,其中所述水蒸气处理系利用流量约3000sccm之氮气及流量约400sccm之水蒸气进行。15.如申请专利范围第13项所述积体电路之渠沟蚀刻制程,其中所述水蒸气处理系在压力约4torr下进行。16.如申请专利范围第13项所述积体电路之渠沟蚀刻制程,其中所述水蒸气处理系在温度约50℃下进行。17.如申请专利范围第13项所述积体电路之渠沟蚀刻制程,其中所述水蒸气处理系约反应1.5分钟。图式简单说明:第一图系为本发明实施例中所述渠沟蚀刻制程步骤之流程图。