按照层结构具有二维或多维可编程序的单元结构(FPGAs、DPGAs等)的数据流处理器和模块的高速缓存配置数据方法

摘要

至今,和全局单元已经组成一个对所有配置请求进行处理的模块。本发明提供了多个能够执行该任务的工作单元。这些单元排列成一种结构。如果该请求是无法处理的,则来自最低层的请求仅传送到下一个最高层。最高层与内部的或外部的更高级别的配置存储器相连,该配置存储器含有所有该程序运行所需的配置数据。配置单元的树形结构使得能够对配置数据进行高速缓存。配置主要是在本地进行访问的。在最坏的一种情况下,如果层结构中任何一个CT(配置表)中都没有相关的数据,那么就必须从更高阶的配置存储器中载入一种配置。

主权项

1．一种高速缓冲存储器存储指令的方法，这些指令是存在于由许多计算器组成的微处理机和具有二维或多维单元结构(比如FPGA、DPGA、DFP等)的功能模块之中的，其特征在于，1．1许多元件和可配置元件(CEL)结合成一组，而每个分组都和一个高速缓冲存储器单元(CT)相匹配，1．2每个分组的高速缓存器单元通过一个树形结构转换成上置的高速缓存器单元(ROOT-CT)，这个单元占据了指令存储器(ECR)的存取指令并中断指令，1．3指令汇总指令序列(KR)，可以整体存储并在存储器之间传输，1．4位于树形结构底层或中间层的每一个高速缓存器单元要求用于上置高速缓冲器单元的必要指令，1．5只要指令序列在本地存储器中，上置高速缓存器单元就会将要求的指令序列发送到下置单元中，1．6只要指令序列不在本地存储器中，上置高速缓存器就要求有必要的指令序列。