一种非整数除频装置

摘要

一种非整数除频装置,用以将输入的时钟讯号除以一非整数的数以提供主机板所需的各种时钟讯号。其包括:第一时钟讯号边缘产生电路是依据输入时钟产生复数个第一边缘讯号,第二时钟讯号边缘产生电路是依据有相位差的输入时钟产生复数个第二边缘讯号,时钟讯号合成电路依据复数个第一边缘讯号与复数个第二边缘讯号产生目标时钟讯号;因所使用的输入时钟讯号频率较低,因此大大降低了设计高频锁相环路的困难度。因低频锁相环路噪声较小,消耗功率少,整体电路的性能受外界影响的程度也较小。

主权项

1．一种非整数除频装置，用以将频率相同的复数个输入时钟讯号转换为一目标时钟讯号，该些输入时钟讯号的m个周期等于该目标时钟讯号的n个周期，其中n与m为大于0的正整数且m＞n，该些输入时钟讯号的相位差为360°/2n的整倍数，其特征是该非整数除频装置包括：复数个时钟讯号边缘产生电路，用以依据该些输入时钟讯号产生复数个边缘讯号，该些边缘讯号的周期等于该些输入时钟讯号的2m个周期，且任一个该些边缘讯号的上升缘及下降缘同步于该些输入时钟讯号其中之一的上升缘及下降缘；以及一时钟讯号合成电路，耦接至该些时钟讯号边缘产生电路，用以依据该些边缘讯号合成该目标时钟讯号。