半导体存储装置

摘要

一种半导体存储装置,设置各自带有分层型字线构成的4个存储组(10—13)。在各存储组中在固定了主字线的选择的情况下可以改变激活的副字线及列选择线,在特定的模式通过上述控制分组(PKT)被指定时模式判定器(15)在固定了每个存储组的主字改变使能(MEN0—3)信号的逻辑电平的情况下生成每个存储组的副字改变使能(SEN0—3)信号及每个存储组的列改变使能(CEN0—3)信号的各自的上升沿。由此提高了各存储组的行存取速度。

主权项

1．一种半导体存储装置，是带有分层型字线构成的半导体存储装置，其特征在于具备有多个存储单元、各自与上述多个存储单元之中对应的存储单元连接的多根副字线、上述多根副字线所公用相关的主字线、用于激活上述主字线的第1机构和用于在上述主字线被连续激活期间改变上述多根副字线之中的被激活的副字线的第2机构。