| 主权项 |
1.一种资料储存装置,其包括:一个包括若干记忆字元的记忆体阵列,其中各字元包括若干记忆位元,各记忆位元则包括一个浮动闸记忆单元;一定址机构,据以定出所称若干记忆字元中之个别字元的位址,其中该定址机构会区分出一个定址字元;若干行线,该等行线各从所称记忆体阵列被耦合到若干浮动闸记忆单元;一资料滙流排,其包括若干资料位元线以供资料传入所称记忆体阵列和从该阵列传出,该等资料位元线各从所称若干行线被耦合到若干行线;烧录电源电路,与所称记忆体阵列耦合而对所称定址记忆字元施加烧录电压,据以烧录及重新烧录该定址记忆字元,该电源电路另包括若干行驱动器,该等驱动器各被耦合到若干与所称资料滙流排一个相关资料位元线耦合的行线处,该等行驱动器各另包括一个位元启动输入,以供启动所称定址记忆字元中之某个位元的烧录;程式验证逻辑,与所称记忆体阵列耦合以供分别验证所称定址记忆字元的烧录,和在该定址记忆字元内分别验证所称若干位元的各位元,以确认烧录失败的一组位元;和控制电路,用以控制烧录所称定址记忆字元和只重新烧录所称那组烧录失败之位元的烧录电源电路,该等控制电路系被耦合到:所称烧录电源电路,该电源电路之所称位元启动输入,和所称程式验证逻辑,此外,该等控制电路另包括若干与所称定址字元内个别位元对应的位元程式旗标,该等位元程式旗标系被耦合到所称程式验证逻辑,以供指出所称定址字元内烧录失败的一组位元。2.如申请专利范围第1项所述之资料储存装置,其中所称阵列可利用一种3.3伏以下外接电源的供电电压予以读取。3.一种资料储存装置,其包括:一个包括若干记忆字元的记忆体阵列,其中各字元包括若干记忆子字元,各记忆子字元则包括若干浮动闸记忆单元;一定址机构,据以定出所称若干记忆字元中之个别字元的位址,其中该定址机构会区分出一个定址字元;若干行线,该等行线各从所称记忆体阵列被耦合到若干浮动闸记忆单元;一资料滙流排,其包括若干资料位元线以供资料传入所称记忆体阵列和从该阵列传出,该等资料位元线各从所称若干行线被耦合到若干行线;烧录电源电路,与所称记忆体阵列耦合而对所称定址记忆字元施加烧录电压,据以烧禄及重新烧录该定址记忆字元,该电源电路另包括若干行驱动器,该等驱动器各被耦合到若干与所称资料滙流排一个相关资料位元线耦合的行线处,该等行驱动器各另包括一个子字元启动输入,以供启动所称定址记忆字元中之某个子字元的烧录;程式验证逻辑,与所称记忆体阵列耦合以供分别验证所称定址记忆字元的烧录,和在该定址记忆字元内分别验证个别子字元的烧录,以确认烧录失败的一组子字元;和控制电路,该等控制电路系被耦合到:所称烧录电源电路,该电源电路之所称子字元启动输入,和所称程式验证逻辑,此外,该等控制电路另可控制所称烧录电源电路,以一次一子字元的方式烧录所称定址记忆字元,另以一次一子字元的方式只重新烧录所称那组烧录失败的子字元。4.如申请专利范围第3项所述之资料储存装置,其中所称阵列可利用一种3.3伏以下外接电源的供电电压予以读取。5.如申请专利范围第3项所述之资料储存装置,其中所称若干记忆子字元各包括八个浮动闸记忆单元。6.如申请专利范围第5项所述之资料储存装置,其中所称若干记忆字元各由二个记忆子字元组成。7.如申请专利范围第3项所述之资料储存装置,其中所称定址机构包括一字元线解码器和若干行解码器。8.如申请专利范围第7项所述之资料储存装置,对所称定址记忆字元的各子字元均包括一个行解码器。9.一种资料储存装置,其包括:一个包括若干记忆字元的记忆体阵列,其中各字元包括若干记忆子字元,各记忆子字元包括若干记亿位元,各记忆位元则包括一个浮动闸记忆单元;一定址机构,据以定出所称若干记忆字元中之个别字元的位址,其中该定址机构会区分出一个定址字元;若干行线,该等行线各从所称记忆体阵列被耦合到若干浮动闸记忆单元;一资料滙流排,其包括若干资料位元线以供资料传入所称记忆体阵列和从该阵列传出,该等资料位元线各从所称若干行线被耦合到若干行线;烧录电源电路,与所称记忆体阵列耦合而对所称定址记忆字元施加烧录电压,据以烧录及重新烧录该定址记忆字元,该电源电路另包括若干行驱动器,该等驱动器各被耦合到若干与所称资料滙流排一个相关资料位元的行线处,该等行驱动器各包括一个位元启动输入和一个位元组启动输入,以供启动所称定址记忆字元中某个子字元之某个位元的烧录;程式验证逻辑,与所称记忆体阵列耦合以供分别验证所称定址记忆字元的烧录,和在该定址记忆字元内分别验证个别子字元的烧录,以确认烧录失败的一组子字元,以及在所称各组子字元内分别验证个别记忆位元的烧录,以确认烧录失败的一组位元;和控制电路,该等控制电路系被耦合到:所称烧录电源电路,该电源电路之所称位元与子字元启动输入,和所称程式验证逻辑,此外,该等控制电路另包括若干与所称定址字元内个别位元对应的位元程式旗标,该等位元程式旗标系被耦合到所称程式验证逻辑,以供指出所称定址字元内烧录失败的一组位元,且该等控制电路可控制所称烧录电源电路,以一次一子字元的方式烧录所称定址记忆字元,和在烧录失败的各组子字元内只重新烧录所称那组烧录失败的位元。10.如申请专利范围第9项所述之资料储存装置,其中所称阵列可利用一种3.3伏以下外接电源的供电电压予以读取。11.如申请专利范围第9项所述之资料储存装置,其中所称若干记亿子字元各包括八个浮动闸记忆单元。12.如申请专利范围第11项所述之资料储存装置,其中所称若干记忆字元各由二个记忆子字元组成。13.如申请专利范围第9项所述之资料储存装置,其中所称定址机构包括一字元线解码器和若干行解码器。14.如申请专利范围第13项所述之资料储存装置,对所称定址记忆字元的各子字元均包括一个行解码器。15.一种资料储存装置,其包括:一个包括若干记忆字元的记忆体阵列,其中各字元包括若干记忆位元,各记忆位元则包括一个浮动闸记忆单元;一定址机构,据以定出所称若干记忆字元中之个别字元的位址,其中该定址机构会区分出一个定址字元;若干行线,该等行线各从所称记忆体阵列被耦合到若干浮动闸记忆单元;一资料滙流排,其包括若干资料位元线以供资料传入所称记忆体阵列和从该阵列传出,该等资料位元线各从所称若干行线被耦合到若干行线;烧录电源电路,与所称记忆体阵列耦合而对所称定址记忆字元施加烧录电压,据以烧录及重新烧录该定址记忆字元;程式验证逻辑,与所称记忆体阵列耦合以供分别验证所称定址记忆字元的烧录,和在该定址记忆字元内分别验证个别记忆位元的烧录,以确认烧录失败的一组位元;和控制电路,该等控制电路系被耦合到所称烧录电源电路和程式验证逻辑,以控制所称烧录电源电路而烧录所称定址记忆字元,和只重新烧录所称那组烧录失败的位元。16.如申请专利范围第15项所述之资料储存装置,其中所称阵列可利用一种3.3伏以下外接电源的供电电压予以读取。17.如申请专利范围第15项所述之资料储存装置,其中所称烧录电源电路另包括若干行驱动器,该等驱动器各被耦合到若干与所称资料滙流排一个相关资料位元线耦合的行线处,该等行驱动器各另包括一个与所称控制电路耦合的位元启动输入,以供启动所称定址记忆字元中之某个位元的烧录。18.如申请专利范围第15项所述之资料储存装置,其中所称控制电路另包括若干与所称定址字元内个别位元对应的位元程式旗标;所称程式验证逻辑则包括用以控制该等位元程式旗标的逻辑,以供指出所称定址字元内烧录失败的那组位元。19.一种资料储存装置,其包括:一个包括若干记忆字元的纪忆体阵列,其中各字元包括若干记忆子字元,各记忆子字元则包括若干浮动闸记忆单元;一定址机构,据以定出所称若干记忆字元中之个别字元的位址,其中该定址机构会区分出一个定址字元;若干行线,该等行线各从所称记忆体阵列被耦合到若干浮动闸记忆单元;一资料滙流排,其包括若干资料位元线以供资料传入所称记忆体阵列和从该阵列传出,该等资料位元线各从所称若干线被耦合到若干行线;烧录电源电路,与所称记忆体阵列耦合而对所称定址记忆字元施加烧录电压,以及利用一次一子字元的方式自动烧录及重新烧录该定址记忆字元;程式验证逻辑,与所称记忆体阵列耦合以供分别验证所称定址记忆字元的烧录,和在该定址记忆字元内分别验证个别子字元的烧录,以确认烧录失败的一组子字元;和控制电路,该等控制电路系被耦合到所称烧录电源电路和程式验证逻辑,以控制所称烧录电源电路而利用一次一子字元的方式烧录所称定址记忆字元,和只重新烧录所称以一次一子字元方式烧录失败的位元。20.如申请专利范围第19项所述之资料储存装置,其中所称阵列可利用一种3.3伏以下外接电源的供电电压予以读取。21.如申请专利范围第19项所述之资料储存装置,其中所称烧录电源电路另包括若干行驱动器,该等驱动器各被耦到若干与所称资料滙流排一个相关资料位元线耦合的行线处,该等行驱动器各另包括一个与所称控制电路耦合的子字元启动输入,以供启动所称定址记忆字元中之某个子字元的烧录。22.如申请专利范围第19项所述之资料储存装置,其中所称若干记忆子字元各包括八个浮动闸记忆单元。23.如申请专利范围第22项所述之资料储存装置,其中所称若干记忆字元各包括二个记忆子字元。24.如申请专利范围第19项所述之资料储存装置,其中所称定址机构包括一字元线所器和若干行解码器。25.如申请专利范围第24项所述之资料储存装置,对所称定址记忆字元的各子字元均包括一个行解码器。26.一种资料储存装置,其包括:一个包括若干记忆字元的记忆体阵列,其中各字元包括若干记忆子字元,各子字元包括若干记忆位元,各记忆位元则包括一个浮动闸记忆单元;一定址机构,据以定出所称若干记忆字元中之个别字元的位址,其中该定址机构会区分出一个定址字元;若干行线,该等行线各从所称记忆体阵列被耦合到若干浮动闸记忆单元;一资料滙流排,其包括若干资料位元线以供资料传入所称记忆体阵列和从该阵列传出,该等资料位元线各从所称若干行线被耦合到若干行线;烧录电源电路,与所称记忆体阵列耦合而对所称定址记忆字元施加烧录电压,据以烧录及重新烧录该定址记忆字元;程式验证逻辑,与所称话忆体阵列耦合以供分别验证所称定址记忆字元的烧录,和在该定址记忆字元内分别验证个别子字元的烧录,和在烧录失败的各组子字元内分别验证个别位元的烧录,以确认烧录失败的一组位元;和控制电路,该等控制电路系被耦合到所称烧录电源电路和程式验证逻辑,以控制该电源电路而烧录所称定址记忆字元,和以一次一子字元的方式只重新烧录所称那组烧录失败的位元,以及在烧录失败的各组子字元内只重新烧录所称那组烧录失败的位元。27.如申请专利范围第26项所述之资料储存装置,其中所称阵列可利用一种3.3伏以下外接电源的供电电压予以读取。28.如申请专利范围第26项所述之资料储存装置,其中所称烧录电源电路另包括若干行驱动器,该等驱动器各被耦合到若干与所称资料滙流排一个相关资料位元线耦合的行线处,该等行驱动器各另包括与所称控制电路耦合的一个位元启动输入和一个位元组启动输入,以供分别启动所称定址记忆字元之某个子字元中某个位元的烧录。29.如申请专利范围第26项所述之资料储存装置,其中所称控制电路另包括若干与所称定址字元内个别位元对应的位元程式旗标;所称程式验证逻辑则被耦合到和控制若干位元程式旗标,以供指出所称定址字元内烧录失败的那组位元。30.如申请专利范围第26项所述之资料储存装置,其中所称若干记忆子字元各由八个浮动闸记忆单元组成。31.如申请专利范围第30项所述之资料储存装置,其中所称若干记忆字元各由二个记忆子字元组成。32.如申请专利范围第36项所述之资料储存装置,其中所称定址机构包括一字元线解码器和若干行解码器。33.如申请专利范围第32项所述之资料储存装置,对所称定址记忆字元的各子字元均包括一个行解码器。34.一种浮动闸记忆单元阵列的烧录方法,该浮动闸记忆单元阵列包括若干记忆字元,各记忆字元又包括若干记忆位元,同时该记忆体阵列另包括一定址机构,据以定出所称若干记忆字元之个别宇元的位址,该烧录方法包括:以所称定址机构选择一个定址记忆字元;烧录该定址记忆字元;验证所称定址记忆字元中各位元的烧录;和只对烧录失败的那些位元重新烧录。35.如申请专利范围第34项所述之浮动闸记忆单元阵列的烧录方法,其中所称阵列可利用一种3.3伏以下外接电源的供电电压予以读取。36.如申请专利范围第34项所述之浮动闸记忆单元阵列的烧录方法,其中:所称验证各位元之烧录的步骤包括设定若干与所称定址字元内个别位元对应的位元程式旗标,以供指出烧录失败的一组位元;和所称只对烧录失败的那些位元重新烧录的步骤,包括使用所称位元程式旗标,以便启动所称定址记忆字元之位元的重新烧录。37.一种浮动闸记忆单元阵列的烧录方法,该浮动闸记忆单元阵列包括若干记忆字元,各记忆字元包括若干记忆子字元,各子字元又包括若干浮动闸记忆单元,同时该记忆体阵列另包括一定址机构,据以定出所称若干记忆字元之个别字元的位址,该烧录方法包括:以所称定址机构选择一个定址记忆字元;以一次一子字元的方式,自动烧录该定址记忆字元的若干子字元;验证所称定址记忆字元中各子字元的烧录;和以一次一个子字元的方式,只对烧录失败的那些子字元自动重新烧录。38.如申请专利范围第37项所述之浮动闸记忆单元阵列的烧录方法,其中所称阵列可利用一种3.3伏以下外接电源的供电电压予以读取。39.如申请专利范围第37项所述之浮动闸记忆单元阵列烧录方法,其中所称若干记忆子字元各包括八个浮动闸忆单元。40.如申请专利范围第39项所述之浮动闸记忆单元阵列烧录方法,其中所称若干记忆字元各包括二个记忆子字元。41.一种浮动闸记忆单元阵列的烧录方法,该浮动闸记忆单元阵列包括若干记忆字元,各记忆字元又包括若干记忆子字元,其中各记忆子字元包括若干记忆位元,且各记忆位元包括一个浮动闸记忆单元,同时该记忆体阵列另包括一定址机构,据以定出所构若干记忆字元之个别字元的位址,该烧录方法包括:以所称定址机构选择一个定址记忆字元;以一次一子字元的方式,自动烧录该定址记忆字元的若干子字元;验证所称定址记忆字元中各子字元的烧录,其中该验证包括验证所称各子字元之各位元的烧录;和以一次一子字元的方式,自动只对所称定址记忆字元中烧录失败的那些子字元重新烧录,其中该重新烧录包括只对烧录失败的那些位元重新烧录。42.如申请专利范围第41项所述之浮动闸记忆单元阵列的烧录方法,其中所称阵列可利用一种3.3伏以下外接电源的供电电压予以读取。43.如申请专利范围第41项所述之浮动闸记忆单元阵列的烧录方法,其中:所称验证各子字元之烧录的步骤包括设定若干与所称定址字元内个别位元对应的位元程式旗标,以供指出烧录失败的一组位元;和所称只对烧录失败的那些位元自动重新烧录的步骤,系使用所称位元程式旗标以便启动烧录失败之位元的重新烧录。44.如申请专利范围第41项所述之浮动闸记忆单元阵列的烧录方法,其中所称若干记忆子字元各包括八个浮动闸记忆单元。45.如申请专利范围第44项所述之浮动闸记忆单元阵列的烧录方法,其中所称若干记忆字元各包括二个记忆子字元。图式简单说明:第一图系依本发明一实施所构成一种浮动闸记忆单元阵列烧录系统各主要功能组件的方块图。第二图是一电路图,显示出依本发明一实施例所构成的一种浮动闸记忆单元阵列。第三图之图式显示出「程式输入」结构及感应放大器系如何接至依本发明一实施例所构成之一种浮动记忆单元阵列各行线的方法。第四图是一电路图,显示出一种与依本发明一实施例所构成之资料滙流排的一个位元对应的「资料输入」结构。第五图系第一图中所示低位元组双位准电压源110的电路图。第六图系第一图中所示高位元组双位准电压源112的电路图。第七图系依本发明一实施例所构成之一个低位元组字元线驱动器的电路图。第八图系依本发明一实施例所构成之一个高位元组字元线驱动器的电路图。第九图系一流程图,显示出依本发明一实施例所构成之一种浮动闸记忆单元阵列在烧录一个字元的各步骤。 |
