| 主权项 |
1.一种半导体记忆装置之操作器包含:用以产生一预定主信号之一模式选择器;用以传送一预定时脉信号之一第一传送器,相应于单资料速率(SDR)模式中之该主信号;一用于转送一输出信号位准之移位暂存器,相应于经过该第一传送闸以SDR模式传送之该时脉信号之SDR;用以传送该时脉信号之一第二传送器,相应双资料速率(DDR)模式中之该主信号;用以传送一输出信号位准之一中继器,相应于经过之该第二传送闸以DDR模式传送之时脉信号之DDR;用以传送该中继器之一输出信号至该脉波产生节点之一第三传送器,相应DDR模式中之该主信号;以及用以产生一脉冲之一脉冲产生器,只要该脉冲产生节点之信号被转送时既产生脉冲。2.如申请专利范围第1项之操作控制器,其中该模式选择器包含一开关,用以从一由光罩组成之电源供给电压及接地电压之群组中选择其中之一,以产生该光罩信号。3.如申请专利范围第1项之操作控制器,该模式选择器包含:一包含连接至一接地电压之一源极,以及连接至一电源供给电压之一闸极之NMOS电晶体;以及一包括连接至一电源供给电压之一第一节点,与连接至该NMOS电晶体汲极之一第二节点之保险丝,用以产生该主信号。4.如申请专利范围第1项之操作控制器,该移位暂存器包括:用以在该控制信号之下降转送中传送一预定内部信号之一第一传送闸;一于该SDR模式中致能与传送经过该第一传送闸极之内部信号之第一AND反向器;一用于反向该第一AND反向器之一输出信号之第一反向器;一用在该时脉信号之上昇转送间以传送该第一反向器之一输出信号之一第二传送闸极;一于该SDR模式致能及用以产生该预定内部信号之一第二AND反向器,相应于传送经过该第二传送闸极之该第一反向器之该输出信号;一用以在该时脉信号上昇转送间抓住该第一AND反向器之一第一栓锁;以及一在该时脉信号之下降转送间用以抓住该第二AND反向器之一输出信号之一第二栓锁。5.如申请专利范围第4项之操作控制器,该第一栓锁包含:用以反向该第一AND反向器之一输出信号之一第二反向器;以及一在该时脉上昇转送用以传送该第二反向器之一输出信号至该第一AND反向器之一输入节点的一第三传送闸极。6.如申请专利范围第4项之操作控制器,该第二栓锁包含:用以反向该第二AND反向器之一输出信号之一第三反向器;以及一在该时脉信号之下降转送之中传送该第三反向器之输出信号至该第二AND反向器之一输入节点的第四传送闸。7.如申请专利范围第4项之操作控制器,其中该移位暂存器更包含用来缓冲该预定内部信号以产生该移位暂存器之一输出信号的缓冲器。8.如申请专利范围第1项之操作控制器,该移位暂存器包含:一在该时脉信号上昇转送之中用以传送一预定内部信号之一第一传送闸极;一第一AND反向器在SDR模式中致能且用以相应传送经过该第一传送闸极之该内部信号;一用以反向该第一AND反向器之一输出信号之第一反向器;一在该时脉信号之下降转送之中用以传送该第一反向器之一输出信号的第二传送闸极;一在该SDR模式中致能一第二AND反向器且用以产生该预定内部信号,相应于传送经过该第二传送闸极之该第一反向器之一输出信号;一在该时脉信号下降转送之中用以栓锁该第一AND反向器之一信号的第一栓锁;以及一在该时脉信号之上昇转送之中用以栓锁该第二AND反向器之一输出信号之第二栓锁。9.如申请专利范围第8项之操作控制器,该第一栓锁包含:一用以反向该第一AND反向器之一输出信号之第二反向器;以及一在该时脉信号之下降转送之中用以传送该第二反向器之一输出信号至该第一AND反向器之一输入节点之第三传送闸。10.如申请专利范围第8项之操作控制器,该第二栓锁包含:一用以反向该第二AND反向器之一输出信号之第三反向器;以及一在该时脉信号之上昇转送之中用以传送该第三反向器之输出信号至该第二AND反向器之一输入节点的第四传送闸。11.如申请专利范围第8项之操作控制器,其中该移位暂存器更包含用以缓冲该预定内部信号来产生该移位暂存器之一输出信号之缓冲器。12.如申请专利范围第1项之操作控制器,其中该中继器更包括用以缓冲传送过该第二传送闸极来产生该中断器之一输出信号的缓冲器。13.如申请专利范围第1项之操作控制器,该脉冲产生器包含:一用以反向该脉冲产生节点之一第一反向器;一用以反向及延迟该脉冲产生节点之信号的反向延迟;一用以反向该反向延迟之一输出信号的第二反向器;一用以AND操作及反向该第一和第二反向器之输出信号的第一AND反向器;一用以AND操作及反向该脉冲产生节点信号与该反向延迟之一输出信号的第二AND反向器;以及一用以AND操作与反向该第一AND反向器与该第二AND反向器之一输出信号的第三AND反向器。14.如申请专利范围第13项之操作控制器,该反向延迟包含:一用以反向该脉冲产生节点之一信号的反向器;以及在由一电源供给电压与一接地电压组成的群组中择一和该反向器之一输出节点之间形成的一个电容。图式简单说明:第一图系一方块图举例说明使用一SDR模式传统半导体记忆装置之一操作控制器;第二图系一方块图举例说明使用一DDR模式传统半导体记忆装置之一操作控制器;第三图系一方块图举例说明如本发明一半导体记忆装置之操作控制器之一个体实例;第四图A和第四图B系一略图显示如本发明之一较佳具体实例之一半导体记忆装置之操作控制器之一模式选择性301;第五图系一电路图举例说明如本发明之一第一具体实例之一半导体记忆装置之操作控制器之一移位暂存器305;第六图系第五图中该第一具体实例之主要节点之一时序图;第七图系一电路图举例说明如本发明之一第二具体实例之一半导体记忆装置之操作控制器之一移位暂存器305;第八图系第七图中该第二具体实例之一主要节点之一时序图;第九图系如本发明之一较佳具体实例之一半导体记忆装置之操作控制器之中继器之一略图;第十图系第九图中该具体实例之一时序图;第十一图系一电路图显示如本发明之一较佳具体实例之一半导体记忆装置之操作控制器之一脉波产生器315;第十二图系第十一图之该具体实例之一时序图;第十三图系如本发明之该第一具体实例,在包括一移位暂存器于一SDR模式中之一半导体记忆装置之操作控制器之一主要节点之一时序图;第十四图系如本发明之第二具体实例,在一SDR模式中包括一移位暂存器之一半导体记忆装置之操作控制器之主要节点之时序图;以及第十五图系如本发明在一DDR模式中之一半导体记忆装置之操作控制器之一主要节点之一一时序图。 |
