| 摘要 |
本发明主要系提供一种多晶片半导体之封装及其制造方法,其主要具备有一印刷电路板(substrate)、两个以上之晶片、一引线框,其特征在于将该印刷电路板之正面及背面形成适当之布局线路,并且将印刷电路板贯穿若干电气通孔,使得印刷电路板之正面与背面相通,利用该些电气通孔,令印刷电路板之正、背面之布局线路得以随设计之需要形成电气连接;而在印刷电路板之正、背面适当处,各预留有一个以上之晶片放置区,且在每一晶片放置区周围适当处,设有相对应于晶片焊垫之导电带;尔后将晶片背对背地依序固定在印刷电路板正、背面之晶片放置区内,再依序或同时以打线方式将晶片中之焊垫与印刷电路板之导电带形成电气连接,然后将前述固定好晶片之印刷电路板架设在引线框内,再将插脚引针与出线端子形成电气连接,最后再予以封装,形成本案之多晶片积体电路之构造。 |
| 主权项 |
1.一种多晶片半导体之封装方法,首先备具有一印刷电路板、两个以上之晶片及一引线框,该引线框具有若干指向引线框中心之插脚引针,该些插脚引针与印刷电路板之出线端子相对应,而印刷电路板则在周围形成有出线端子,晶片则具有若干之焊垫,其特征在于将该印刷电路板之正面及背面形成适当之布局线路,并且将印刷电路板贯穿若干电气通孔,使得印刷电路板之正面及背面相通,并在电气通孔处敷设或电镀有导电材,利用该些电气通孔,令印刷电路板正、背面之布局线路得以随设计之需要形成电气连接;而在印刷电路板之正、背面适当处,各预留有一个以上之晶片固定区,且在每一晶片固定区周围适当处,设有相对于晶片焊垫之导电带;尔后将晶片背对背地依序固定在印刷电路板正、背面之晶片固定区内,再依序或同时以打线方式将晶片中之焊垫与印刷电路板之导电带形成电气连接;然后将前述固定好晶片之印刷电路板架设在引线框内,再将插角引针与相对应之出线端子焊固以形成电气连接;最后再予以上胶包封。2.如申请专利范围第1项所述之一种多晶片半导体之封装方法,其中晶片系以黏胶或双面胶黏贴在晶片固定区者。3.一种多晶片半导体封装构造,包含:一引线框,其具有若干指向引线框中心之插脚引针,该些插脚引针与印刷电路板之出线端子相对应;一印刷电路板,在其周围具有若干出线端子;二个以上之晶片,各具有若干之焊垫;其特征在于:该印电路板之正面及背面具有适当之布局线路,及该印刷电路板具有若干之电气通孔由正面贯穿到背面,该电气通孔具有导电材,该导电材形成印刷电路板之正面及背面中布局线路之电气连接,该印刷电路板之正、背面适当处,各预留有一个以上之晶片固定区,每一晶片固定区周围适当处,设具有相对于晶片焊垫之导电带;晶片则系背对背地固定在印刷电路板正、背两面之晶片固定区;导电带与焊垫系以导线作为电气连接;前述具有固定好晶片之印刷电路板,则架设在引线框内,插脚引针与相对之出线端子则具有形成电气连接之焊接。4.如申请专利范围第3项所述之一种多晶片半导体封装构造,其中导电材为一空心材者。5.如申请专利范围第3项所述之一种多晶片半导体封装构造,其中导电材为一实心材者。6.如申请专利范围第3项所述之一种多晶片半导体封装构造,其中晶片具有双面胶或以黏胶贴在晶片固定区。7.如申请专利范围第1项所述之一种多晶片半导体封装构造,其中导电材为一空心材者。8.如申请专利范围第1项所述之一种多晶片半导体封装构造,其中导电材为一实心材者。9.如申请专利范围第3项所述之一种多晶片半导体封装构造,其中,电气通孔之导电材亦可做为导电带之替代者。10.如申请专利范围第1项所述之一种多晶片半导体之封装方法,其中,亦可以选择电气通孔之导电材来替代导电带,而直接在导电材与晶片之焊垫间打线。图式简单说明:第一图系本发明较佳实施例之多晶片半导体积体电路构造的剖面示意图。所示者为LOC型封装。第二图-第四图系本发明第一图中较佳实施例之多晶片半导体封装的制程。第五图系本发明另一实施例之多晶片半导体积体电路构造的剖面示意图。第六图系本发明另一实施例之多晶片半导体积体电路构造的剖面示意图。第七图系本发明另一实施例之多晶片半导体积体电路构造的剖面示意图。所示者为阵列型封装。第八图系本发明第七图之Ⅲ-Ⅲ线视图。 |
