| 主权项 |
1.一种用以控制在一睡眠模态中一记忆装置的更新周期之装置,其中没有对该记忆装置的读取和写入存取,该记忆装置需要一更新操作以维持所储存资料,该装置包含:一编码电路,以编码资料来获取可用来更正与双重错误相等或更多之错误的码;一解码电路,以更正错误并解码所更正的码;和一更新周期控制器,用以随着转变到睡眠模态之后,藉由使用储存在该记忆装置中且被该编码电路所编码的资料,改变更新周期,直到更新周期在没有不能被解码电路更正的错误、且可更正错误的数目不超过一预定的计数之条件中变成最长,且其中用来对记忆装置执行更新操作的一更新执行电路能处理改变过的更新周期,并用以,在该更新周期改变的一开始之后,设定该更新执行电路以便在该更新周期改变的一开始以该更新周期对该记忆装置执行更新操作。2.如申请专利范围第1项中的装置,其中,在该睡眠模态被外部指示结束之后,该更新周期控制器对该更新执行电路设定一正常更新周期,且在使用储存于该记忆装置中的资料之前,该更新周期控制器指示该解码电路对该资料所有部分中之一必要部分操作。3.如申请专利范围第2项中的装置,其中,在该解码电路对该资料所有部分中之一必要部分操作之后,该更新周期控制器禁止该编码电路和该解码电路的操作。4.如申请专利范围第1项中的装置,其中,在该更新周期改变的一开始之后,该编码电路和该解码电路被禁止与更新操作同步运作。5.如申请专利范围第1项中的装置,其中该更新执行电路被合并在该更新周期控制器中。6.如申请专利范围第1项中的装置,其中在该更新周期改变的一开始之后,该更新周期控制器与更新操作非同步地改变该更新周期。7.如申请专利范围第1项中的装置,其中,在该更新周期改变的一开始之后,一变更更新周期的操作被执行,用以变更该更新周期的该操作之结束与该更新操作的结束非同步。8.如申请专利范围第1项中的装置,其中在更新周期改变的一开始之后,该更新周期控制器,以一和该更新周期改变的一开始所设定更新周期非同步的周期,改变该更新周期。9.如申请专利范围第8项中的装置,其中非同步的周期依据在该更新周期变更期间所侦测到错误的数目而改变。10.如申请专利范围第1项中的装置,进一步包含:一电路,用以侦测该记忆装置周围的环境变化并用以输出一改变讯号,其中,在该更新周期改变的一开始之后,该重新周期控制器依据该改变讯号来改变该更新周期。11.如申请专利范围第6.8.9和10项中的装置,其中该更新周期的变更被执行,直到更新周期在没有不能被该解码电路更正的错误、且可更正错误的数目不超过一预定计数的条件中变成最长,且其中该更新执行电路能处理被改变的更新周期。12.如申请专利范围第1.2.4.6.8和10项中的装置,进一步包含:一电路,用以复制一包含该解码电路所侦测到之一可更正错误的错误行的正确内容,到另外一个位置。13.如申请专利范围第1项中的装置,其中该更新执行电路被合并在该记忆装置中。14.一种电脑,包含:一记忆装置,需要一更新操作以维持所储存的资料;一更新执行电路,用以对该记忆装置执行一更新操作;一编码电路,用以编码资料来获取用来更正与双重错误相等或更多之错误的码;一解码电路,用以更正错误并解码所更正的码;和一更新周期控制器,用以在转换到没有对该记忆装置读取和写入存取之睡眠模态之后,藉由使用储存在该记忆装置中且被该编码电路所编码的资料,改变更新周期,直到更新周期在没有不能被该解码电路更正的错误、且可更正错误的数目不超过一预定的计数之条件中变成最长,且其中该更新执行电路能处理改变过的重新周期,并用以,在该更新周期改变的一开始之后,设定该更新执行电路以便在该更新周期改变的一开始用该更新周期对该记忆装置执行更新操作。15.一种电脑,包含:一记忆装置,需要一更新操作以维持所储存的资料,并包含一更新执行电路以执行更新操作;一编码电路,用以编码资料来获取用来更正与双重错误相等或更多之错误的码;一解码电路,用以更正错误并解码所更正的码;和一更新周期控制器,用以在转变到没有对该记忆装置读取和写入存取之睡眠模态之后,藉由使用储存在该记忆装置中且被该编码电路所编码的资料,改变更新周期,直到更新周期在没有不能被该解码电路更正的错误、且可更正错误的数目不超过一预定的计数之条件中变成最长,且其中该更新执行电路能处理改变过的更新周期,并用以在该更新周期改变的一开始之后,设定该更新执行电路以便在该更新周期改变的一开始用该更新周期对该记忆装置执行更新操作。16.如申请专利范围第14或15项的电脑,其中在更新周期改变的一开始之后,该更新周期控制器与更新操作非同步地改变更新周期。17.一种方法,于没有对该记忆装置读取和写入存取之睡眠模态中控制记忆装置的更新周期;该方法用于一电脑中,该电脑具有需要更新操作以维持所储存的资料之该记忆装置,一编码电路,用以编码资料来获取用来更正与双重错误相等或更多之错误的码;和一解码电路,用以更正错误并解码所更正的码,该方法包含下列步骤:藉由使用储存在该记忆装置中且被该编码电路所编码的资料,改变更新周期,直到更新周期在没有不能被该解码电路更正的错误、且可更正错误数目不超过一预定的计数之条件中变成最长,且其中用以对该记忆装置执行更新操作的一更新执行电路能处理改变过的更新周期;和在该更新周期改变一开始之后,设定该更新执行电路以便在该更新周期改变的一开始,以该更新周期对该记忆装置执行更新操作。18.如申请专利范围第17项的方法,进一步包含步骤:在该睡眠模态被外部指示结束之后,对该更新执行电路设定一正常更新周期;且在使用储存于该记忆装置中的资料之前,操作该解码电路对该资料所有部分中之一必要部分。19.如申请专利范围第17项的方法,进一步包含步骤:接续在该更新周期改变的一开始,与将被执行的更新操作非同步地改变更新周期。20.如申请专利范围第17项的方法,进一步包含步骤:在该更新周期改变的一开始之后,以一和该更新周期改变的一开始所设定更新周期非同步的周期,改变更新周期。21.如申请专利范围第20项的方法,其中该非同步的周期依据在该更新周期变更期间所侦测到错误的数目而改变。22.如申请专利范围第17项的方法,其中该电脑进一步包括一电路,用以侦测该记忆装置周围的环境变化并以输出一改变讯号,该方法进一步包含:依据该改变讯号来改变该更新周期。23.如申请专利范围第19到22项之任一项的方法,其中执行该更新周期的改变,直到更新周期在没有不能被该解码电路更正的错误、且可更正错误的数目不超过一预定的计数之条件中变成最长,且其中该更新执行电路能处理改变过的更新周期。图式简单说明:第一图是说明本发明具体实施例1的功能性方块图。第二图是本发明的时序图。第三图是由一更新周期控制器7所执行用来设定计时器1(17)之处理的流程图。第四图是由更新周期控制器7所执行用来设定计时器2(9)之处理的流程图。第五图是说明本发明具体实施例2的功能性方块图。 |
