| 主权项 |
1.一种在连接至一周边元件互连(PCI)滙流排之周边元件元件中,连接该周边元件元件中之一内部装置至PCI滙流排之方法,其中内部装置在一内部滙流排中操作而PCI滙流排在一PCI滙流排中操作,该方法包含以下步骤:a)产生PCI滙流排所有权之一要求,该要求源自在一内部时脉领域中操作之一内部装置;b)判定PCI滙流排是否忙碌;c)当PCI滙流排忙碌时产生内部装置之一继续信号,该继续信号与内部滙流排同步;d)当PCI滙流排不忙碌时,产生内部装置之一不继续信号,该不继续信号与内部滙流排同步;e)当内部装置接收继续信号时,从内部装置执行PCI滙流排上之一资料异动,该资料异动从内部时脉领域移动至一PCI时脉领域;f)当内部装置接收不继续信号时,从内部装置延迟资料异动;以及g)针对内部装置而产生一外部资料异动之再试以防止外部资料异动不与内部装置之资料异动冲突,致使内部装置速接至PCI滙流排。2.如申请专利范围第1项之方法,更包括当内部装置接收不继续信号时执行针对内部装置之资料异动步骤。3.如申请专利第1项之方法,其中步骤b)更包括从PCI滙流排取样至少一PCI信号以判定PCI滙流排是否忙碌之步骤。4.如申请专利范围第1项之方法,其中步骤b)更包括从PCI滙流排取样至少一PCI信号以判定PCI滙流排是否闲置之步骤。5.如申请专利范围第1项之方法,其中步骤e)更包括从内部装置取得PCI滙流排以执行资料异动,该取得之PCI滙流排不产生一死结。6.如申请专利范围第1项之方法,其中步骤f)更包括当资料异动延迟时在内部装置中继续一内部过程之步骤,致使在等待执行资料异动时不维持闲置。7.如申请专利范围第1项之方法,其中步骤f)更包括当内部装置接收不继续信号时指示一碰撞。8.如申请专利范围第1项之方法,其中步骤g)更包括当PCI滙流排忙碌时因外部资料异动而继续该外部资料异动,该外部资料异动针对内部装置。9.一种藉由连接至一装置之一滙流排介面电路,连接在一装置时脉领域中操作之该装置至在一PCI时脉领域中操作之一周边元件互连(PCI)滙流排之方法,该方法包含以下步骤:a)从在装置时脉领域中操作之装置传送PCI滙流排所有权之一要求;b)判定PCI滙流排是否忙碌;c)当PCI滙流排忙碌时产生装置之一继续信号,该继续信号与内部滙流排同步;d)当PCI滙流排不在忙碌时,产生装置之一不继续信号,该不继续信号与内部滙流排同步;e)当装置接收继续信号时,从装置执行PCI滙流排上之一资料异动,该资料异动从内部时脉领域移动至一PCI时脉领域;f)当装置接收不继续信号时,从装置延迟资料异动;以及g)针对装置而产生一外部资料异动之再试以防止外部资料异动不与装置之资料异动冲突,致使装置连接至PCI滙流排。10.如申请专利范围第9项之方法,更包括当装置接收不继续信号时执行针对装置之资料异动步骤。11.如申请专利范围第9项之方法,其中步骤b)更包括从PCI滙流排取样至少一PCI信号以判定PCI滙流排是否忙碌之步骤。12.如申请专利范围第9项之方法,其中步骤b)更包括从PCI滙流排取样至少一PCI信号以判定PCI滙流排是否闲置之步骤。13.如申请专利范围第9项之方法,其中步骤e)更包括从装置取得PCI滙流排以执行资料异动,该取得之PCI滙流排不产生一死结。14.如申请专利范围第9项之方法,其中步骤f)更包括当资料异动延迟时在装置中继续一内部过程之步骤,致使在等待执行资料异动时不维持闲置。15.如申请专利范围第9项之方法,其中步骤f)更包括当装置接收不继续信号时指示一碰撞。16.如申请专利范围第9项之方法,其中步骤g)更包括当PCI滙流排忙碌时因外部资料异动而继续该外部资料异动,该外部资料异动针对装置。17.一种用以连接在一内部时脉领域中操作之一内部装置至在一PCI滙流排中操作之一周边元件互连(PCI)滙流排之系统,该系统包含:一PCI滙流排,在一PCI时脉领域中操作;一周边元件元件,连接至PCI滙流排;一内部装置,包括在周边元件元件中,该内部装置在一内部装置时脉领域中操作;以及一滙流排介面,包括在周边元件元件中,该滙流排介面连接至PCI滙流排与内部装置,该滙流排介面可适应为在内部装置时脉领域与PCI时脉领域中操作,当PCI滙流排闲置时该滙流排介面产生内部装置之一继续信号,而且当PCI滙流排忙碌时产生一不继续信号,其中当产生继续信号时内部装置在PCI滙流排上执行一资料异动,而且当产生不继续信号时则延迟资料异动,而且该滙流排介面针对内部装置而产生一外部资料异动之再试以防止外部资料异动不与装置之资料异动冲突,致使装置连接至PCI滙流排。18.如申请专利范围第17项之系统,其中当装置接收不继续信号时滙流排介面执行针对装置之外部资料异动。19.如申请专利范围第17项之系统,其中时脉领域介面可适应为从PCI滙流排取样至少一PCI信号以判定PCI滙流排是否忙碌,及取样至少一PCI滙流排信号以判定PCI滙流排是否闲置。20.如申请专利范围第17项之系统,其中时脉领域介面可适应为从装置取得PCI滙流排以执行资料异动,该取得之PCI滙流排不产生PCI滙流排之一死结。图式简单说明:第一图显示一典型习用PCI滙流排架构。第二图显示根据本发明一具体实例的PCI滙流排架构。第三图显示根据本发明一具体实例的网路介面卡的方块图。第四图显示根据本发明一具体实例的过程流程图。第五图A显示根据本发明一具体实例的主滙流排介面的方块图。第五图B的时序图在说明第五图A主滙流排介面的操作。第六图A显示根据本发明一具体实例的要求同步器。第六图B的时序图在说明第六图A要求同步的操作。第七图A显示根据本发明一具体实例的致能要求同步器。第七图B的时序图在说明第七图A致能要求同步器的操作。第八图A显示根据本发明一具体实例的异动启始同步器。第八图B的时序图在说明第八图A异动启始同步器的操作。第九图显示根据本发明一具体实例的致能器。第十图显示根据本发明一具体实例的合并器。 |
